摘要：
为什么ASIC的频率可以达到GHz，而FPGA只能达到几百MHz？ 为什么实现同样的电路，ASIC 频率总是比 FPGA 要高？ 简单来看这是FPGA在要求“可重构”的特性时对速度做出的妥协。 FPGA FPGA为了满足可重构的特性，被设计成了一个岛状的逻辑块矩阵电路，每个逻辑块里又有很多个相同的子 阅读全文
摘要：
时序分析的基本步骤： 一个合理的时序约束可以分为以下步骤： 时序约束整体的思路如下： 先是约束时钟，让软件先解决内部时序问题；（在这一步骤中可以适当加入时序例外，以便时序通过） 然后再加入IO的延迟约束； 最后针对没有过的时序，添加时序例外。 1、 IO口的建立时间与保持时间 1.1 输入延迟 外部 阅读全文