05 2020 档案

IC基础(七)：FPGA为什么与ASIC频率差异巨大？
摘要：为什么ASIC的频率可以达到GHz，而FPGA只能达到几百MHz？ 为什么实现同样的电路，ASIC 频率总是比 FPGA 要高？ 简单来看这是FPGA在要求“可重构”的特性时对速度做出的妥协。 FPGA FPGA为了满足可重构的特性，被设计成了一个岛状的逻辑块矩阵电路，每个逻辑块里又有很多个相同的子 阅读全文
posted @ 2020-05-31 22:25 你好24h 阅读(1045) 评论(0) 推荐(0)
IC基础(六)：时序分析过程需要的相关计算以及处理方法
摘要：时序分析的基本步骤： 一个合理的时序约束可以分为以下步骤： 时序约束整体的思路如下： 先是约束时钟，让软件先解决内部时序问题；（在这一步骤中可以适当加入时序例外，以便时序通过） 然后再加入IO的延迟约束； 最后针对没有过的时序，添加时序例外。 1、 IO口的建立时间与保持时间 1.1 输入延迟 外部 阅读全文
posted @ 2020-05-31 20:38 你好24h 阅读(5218) 评论(0) 推荐(2)
IC基础(五)：设计中的复位
摘要：一般来说，同步系统，都使用异步复位。这是因为同步复位的电路实现，比异步复位的电路实现，要浪费更多电路资源。 工程实践中，确实见过由于未做异步复位的同步处理，而出现大概率系统死机现象（复位的作用域是很大的）。 一、异步复位不安全的原因 1.什么是异步复位 在带有复位端的D触发器中，当reset信号“复 阅读全文
posted @ 2020-05-30 18:16 你好24h 阅读(1851) 评论(0) 推荐(0)
IC基础(四)：设计中的时钟
摘要：1、同步设计 在同步设计中，由单个主时钟和单个主置位 / 复位信号驱动设计中所有的时序器件。 1）避免使用行波计数器 2）门控时钟 3）双边沿或混合边沿时钟 4）用触发器驱动另一个触发器的异步复位端 2、 时钟/时钟树的属性 一般的时钟，我们都指的是全局时钟，全局时钟在芯片中的体现形式是时钟树。 时 阅读全文
posted @ 2020-05-29 14:53 你好24h 阅读(3155) 评论(0) 推荐(0)
IC基础(三)：设计中常用的时序优化方法
摘要：参考书目：英文版：《advanced FPGA design》 中文版：《高级FPGA设计，结构，实现，和优化》 解决数字电路中时序问题的八大忠告 忠告一：如果时序差的不多，在1ns以内，可以通过修改综合、布局布线选项来搞定，如果差的多，就得动代码。 忠告二：看时序报告，找到时序最差的路径，仔细看看 阅读全文
posted @ 2020-05-29 09:00 你好24h 阅读(6970) 评论(0) 推荐(2)
IC基础(二)：设计中常见的时序问题
摘要：1.扇出太多引起的时序问题 信号驱动非常大，扇出很大，需要增加驱动能力，如果单纯考虑驱动能力可以尝试增加 buffer 来解决驱动能力，但在插入buffer的同时增加了 route 的延时，容易出现时序报告评分问题。 解决该问题常用方法为进行驱动信号逻辑复制，即对扇出很大的信号产生逻辑进行多次复制， 阅读全文
posted @ 2020-05-29 08:17 你好24h 阅读(1938) 评论(0) 推荐(0)
IC基础(一)：异步FIFO原理与代码实现
摘要：一、FIFO简介 FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，它与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某 阅读全文
posted @ 2020-05-11 22:14 你好24h 阅读(16294) 评论(6) 推荐(5)
数字IC设计的全流程
摘要：欢迎大家关注我的微信公众账号，支持程序媛写出更多优秀的文章 数字IC设计流程是每个IC从业者的第一课，无论你是做前端，后端，还是验证，都需要对芯片的整个设计流程有个基本的了解。 本文章主要介绍以下两点内容： 一、数字IC设计的流程及每个流程需要做的工作 二、每个流程涉及到的EDA工具 在介绍设计流程 阅读全文
posted @ 2020-05-11 13:55 你好24h 阅读(3307) 评论(0) 推荐(0)
【FPGA总线篇章一】FPGA大话总线之AXI总线
摘要：欢迎大家关注我的微信公众账号，支持程序媛写出更多优秀的文章 11 在介绍AXI之前，先简单说一下总线、接口以及协议的含义 总线、接口和协议，这三个词常常被联系在一起，但是我们心里要明白他们的区别。 总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由由数据线、地址线、控制线等构成。 接口是 阅读全文
posted @ 2020-05-11 13:26 你好24h 阅读(4164) 评论(0) 推荐(0)
【FPGA技巧篇四】FPGA设计的四种常用思想与技巧之四 ：数据同步化
摘要：欢迎大家关注我的微信公众账号，支持程序媛写出更多优秀的文章 1 输入数据同步化的原则 （1）如果输入数据的节拍和本级芯片的处理时钟同频，可以直接用本级芯片的主时钟对输入数据寄存器采样， 完成输入数据的同步化； （2）如果输入数据和本级芯片的处理时钟是异步的，特别是频率不匹配的时候，则只有用处理时钟对 阅读全文
posted @ 2020-05-10 13:20 你好24h 阅读(945) 评论(0) 推荐(0)
【FPGA技巧篇三】FPGA设计的四种常用思想与技巧之三 ：流水线操作
摘要：详述FPGA的硬件加速器设计思想 阅读全文
posted @ 2020-05-10 11:15 你好24h 阅读(935) 评论(0) 推荐(0)
【FPGA技巧篇二】FPGA设计的四种常用思想与技巧之二 ：并串转化
摘要：在工程应用中，如何体现串并转换设计思想呢？怎样才能提高系统的设计速度呢？ 阅读全文
posted @ 2020-05-10 11:11 你好24h 阅读(1013) 评论(0) 推荐(0)
【FPGA篇章八】FPGA硬件加速：详述FPGA的硬件加速器设计思想
摘要：欢迎大家关注我的微信公众账号，支持程序媛写出更多优秀的文章 硬件加速是指利用硬件模块来替代软件算法以充分利用硬件所固有的快速特性。 硬件加速实质上是通过增加运算并行性达到加速的目的的。 常常采用流水线和硬件复制的方法。 1 流水线 1.1 适合流水线的场景 如果某个设计的处理流程分为若干步骤，而且整 阅读全文
posted @ 2020-05-10 10:59 你好24h 阅读(6412) 评论(1) 推荐(1)
【FPGA技巧篇一】FPGA设计的四种常用思想与技巧之一 ：乒乓操作
摘要：FPGA 设计思想与技巧： 乒乓操作、 串并转换、 流水线操作、 数据接口同步化 阅读全文
posted @ 2020-05-10 10:23 你好24h 阅读(2047) 评论(0) 推荐(0)