摘要：
欢迎大家关注我的微信公众账号，支持程序媛写出更多优秀的文章 系统任务和系统函数是Verilog标准的一部分，都以字符"$"为开头。系统任务可划分为六类，下面分别给出一些常用任务的用法。 1 显示任务 1.1 display和write任务 向终端或文件写入值时，系统会自动决定表达式参数值的位置大小。 阅读全文
摘要：
欢迎大家关注我的微信公众账号，支持程序媛写出更多优秀的文章 Verilog HDL语言和C语言一样也提供了编译预处理功能。 Verilog HDL允许在程序中使用特殊的编译预处理语句。 在编译时，通常先对这些特殊语句进行“预处理”，然后再将预处理的结果和源程序一起进行编译。 预处理命令以符号“`”开 阅读全文
摘要：
欢迎大家关注我的微信公众账号，支持程序媛写出更多优秀的文章 任务和函数也属于过程块，多用于仿真文件设计中，使用两者的目的有所区别： 函数（function）：对输入的值执行一些处理，返回一个新的值。 因此至少有一个input类型的参数，不能有inout或output类型的参数。 函数在一个仿真时间单 阅读全文
摘要：
欢迎大家关注我的微信公众账号，支持程序媛写出更多优秀的文章 状态机是fpga设计中极其重要的一种技巧，状态机通过不同的状态迁移来完成特定的逻辑操作，掌握状态机的写法可以使fpga的开发事半功倍。 状态机的分类 Moore型状态机：状态机的变化只与当前的状态有关 Mealy型状态机：状态机的变化不仅与 阅读全文