非对齐访问（unaligned accesses)

从CPU角度看内存访问对齐

结构体成员非对齐访问所带来的思考

ARM体系中存储系统非对齐的存储访问操作

什么是cache line?

cache line就是处理器从RAM load/store数据到CPU cache所使用的数据线。

ARM 系列处理器的内存访问，也要求数据对齐，

即存取“字（Word）”数据时要求四字节对齐，地址的bits[1：0]＝＝0b00；

存取“半字 （Halfwords）”时要求两字节对齐，地址的bit[0]＝＝0b0；

存取“字节（Byte）”数据时要求该数据按其自然尺寸边界（Natural Size Boundary）定位。