摘要:
- 阅读全文
![【读书笔记】《Verilog HDL数字设计与综合(第二版 本科教学版)》第一章:Verilog HDL数字设计综述](https://img2022.cnblogs.com/blog/3013758/202211/3013758-20221112221918795-1811436062.png)
摘要:
DMA(Direct Memory Access,直接存储器访问) 阅读全文
![【单片机/嵌入式】【梁山派】学习日志13:直接存储器访问DMA](https://img2022.cnblogs.com/blog/3013758/202211/3013758-20221112220842968-165125865.png)
摘要:
设置时钟分频参数prescaler=分频值-1,获得时钟分频值PSC_CLK= 200MHZ / (prescaler+1),设置脉冲周期period=周期值-1,PWM输出的频率就是(时钟分频值/ 周期值)Hz,占空比为(输出脉冲值 pulse/定时脉冲周期)%。 阅读全文
![【单片机/嵌入式】【梁山派】学习日志12:脉宽调制PWM](https://img2022.cnblogs.com/blog/3013758/202211/3013758-20221112174940537-1035855505.png)
摘要:
根据时钟树,通过选择时钟源、倍频,配置好CK_Timerx,再配置定时器外设Timer,选择预分频值prescaler,配置PSC_CLK,分频后的时钟 PSC_CLK 驱动计数器计数。 阅读全文
![【单片机/嵌入式】【梁山派】学习日志11:定时器Timer](https://img2022.cnblogs.com/blog/3013758/202211/3013758-20221112162445848-165209879.png)