随笔分类 -  FPGA

用ECO脚本在网表插入LUT1
摘要：有时我们需要在设计网表的基础上微调一下逻辑，这样可以无需修改代码，也无需重新做综合，在设计调试中可以节省时间同时维持其他逻辑无任何改动。 这里带大家一起体验一下Vivado 的ECO流程，以vivado自带的Example Design为例, 直接用TCL命令修改网表，在正常的寄存器路径之间加一级L 阅读全文
posted @ 2024-04-02 10:13 stephenkang 阅读(106) 评论(0) 推荐(0) 编辑
vivado通过eco修改网表加快调试
摘要：在FPGA工程中，在调试过程中需要插入ila来验证设计的准确性，但一次验证不能达到设计的初衷，需要反复修改ila来定位问题，往往一个大工程编译、布线时间较长，反复定位问题非常耗费时间。xilinx系列的vivado16.4以上版本支持了类似ic设计的ECO功能。 1、dcp文件 在implement 阅读全文
posted @ 2024-04-01 15:42 stephenkang 阅读(633) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示