www.nios II.com

摘要： ep2c8_sch.pdfPOWER.pdf模块比较简单，有待完善。 阅读全文

摘要： 在建立波形文件时，需要对输入信号设置电平，当要将图1所示的波形前移或后移半个周期时，如图2所示。方法如下： 1.左键单击要设置的信号，选中整条横栏；2.单击右键，依次选择Value—>Offset Waveform Intervel....3.在Waveform Intervel Offset这一栏中设定数值(T/2)，OK. 图1 一个周期内只有一个电平 图2 在半个周期处转换... 阅读全文

摘要： 在Quartus中自动分配引脚的方法有两种：1.编写tcl文件（1）在Quartus中新建一个Tcl Scripe File，文件内容的格式如下：#setup.tcl#setup pin settingset_global_assignment -name RESERVE_ALL_UNUSED_PINS "AS INPUT TRI-STATED"set_global_assignment -nam... 阅读全文

摘要： <转自http://oomusou.cnblogs.com/>设计一个占空比为50%的奇数分频：产生两个clock，一个是posedge clk，一个是negedge clk，最后將两个clock做or，这样就可以产生出0.5個clock了.module div_odd ( input clk, input rst_n, output o_clk);parameter odd=7; ... 阅读全文

摘要： Interpreting_the_Timing.pdf 阅读全文

摘要： nios2_ide_help.pdf 阅读全文

摘要： 关于FPGA仿真(Altera)1.当用quartus进行仿真时，分为功能仿真（Functional）和时序仿真（Timing）。2.当用Modelsim-Altera时，分为功能仿真（RTL)、综合后仿真（post-synthesis）和布局布线仿真(Gate-level)。其中，功能仿真又称为前仿真，布局布线仿真又称为后仿真。注：此处的功能仿真（RTL)与1中的功能仿真（Functional）... 阅读全文

摘要： 边沿检测电路设计<转自http://oomusou.cnblogs.com/>Method 1：使用兩個reg1/*4Filename : posedge_detection.v5Compiler : Quartus II 7.2 SP36Description : Demo how to design posedge detection circuit7Release : 07/06... 阅读全文

摘要： nios牛人博客http://oomusou.cnblogs.com 阅读全文