摘要：
参考： http://www.cnblogs.com/oomusou/archive/2011/12/21/nios2_project_moved.html 昨天看真无双博客，关于“ 如何解決目錄改變時，Nios II project無法編譯的問題? ”但无双前辈用的Nios II Eclipse，跟Nios II IDE操作有点不一样，反正我是没搞懂啦，但无双前辈关于makefile的观点... 阅读全文
摘要：
1、图像数据生成A、在matlab中打开init_dat_file_generate.m文件，进行必要的修改（如处理图像名、图像大小等等）。B、用matlab执行init_dat_file_generate.m文件，这个文件生成的是的.dat文件包括图像像素地址与数值（均用16进制表示），例子：至此，图像数据生成完毕。所有图像数据均值dat文件中。2、testbeach读取与写入图像数据C、在testbeach文件中，初始化存储器，将1中生成的.dat文件读入存储器中。D、在testbeach中编写必要的代码读取存储器中的数据，例仿真数据如下：E、输出处理后的图像数据，保存为一个文件。首先用i 阅读全文
摘要：
1、时钟信号生成 //CLOCK Signal generate parameter PERIOD=20; initial begin iclk=0; forever #(PERIOD/2) iclk=~iclk; end 2、RST信号功能块 //rst function package task sys_reset; input [31:0] reset_... 阅读全文
摘要：
这是一篇转载，以便自己日后查看： http://www.cnblogs.com/LJWJL/archive/2013/01/14/Simulation.html 阅读全文
摘要：
**参考 http://www.cnblogs.com/crazybingo/archive/2012/03/02/2376640.html ---By SOCquan 1 联合功能仿真l quartus 11.1中编写好代码，举例如下： 进行编译以检查错误； 自动生成testbeach文件 注意要先设置simulation方式为modelsim； 设置：Assignme... 阅读全文
摘要：
Quartus II设计工具支持多种设计输入模型，现通过使用原理图输入设计一个1位半加器，介绍基于Quartus II软件进行原理图设计的基本流程。 1.1建立Quartus II 工程 在进行设计前，一般先建立工作目录，在此设建立的工作目录为E:\My_design\add. 建立工作目录的具体流程如下： (1).启动Quartus II... 阅读全文
摘要：
最近看去隔行程序时，想验证下ELA算法，用Modelsim简单的流程可以做到。 1、 打开ModelSim，如果上一次使用ModelSim建立过工程，这时候会自动打开上一次所建立的工程； 2、 点击File->New->Project，如下图： 在Project Name中我们输入建立的工程名，在Project Location中输入工程保存的路径，注意ModelSim不能为一个工程自... 阅读全文
摘要：
静态时序分析（Static Timing Analysis---STA)的前提是同步逻辑设计：通过路径计算延迟的总和，并比较相对于预定义时钟的延迟. 一 基础知识 1 同步逻辑延时模型 如上图所示，T = tCO+tDELAY+tSU。时钟周期大于T，触发器正常工作；时钟周期小于T，不满足建立时间，触发器可能经历亚稳态。即最高时钟频率f = 1/T。 若考虑到时钟偏斜skew,则如下图... 阅读全文
摘要：
0 clock 命令：Tcl Built-In Commandsclock seconds：Return the current date and time as a system-dependentinteger value. The unit of the value is seconds, allowing it to be used for relative time calculations.file 命令：Tcl Built-In Commandsfile option name ?arg arg ...?file exists name： Returns 1 if file na 阅读全文
摘要：
转载：http://www.cnblogs.com/scnutiger/archive/2009/10/12/1581680.html建立时间与保持时间 时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错；因而明确FPGA设计中决定系统时钟的因素，尽量较小时钟的延时对保证设计的稳定性有非常重要的意义。 1.1 建立时间与保持时间 建立时间（Tsu：set up time）是指在时钟沿到来之前数据从不稳定到稳定所需的时间，如果建立的时间不满足要求那么数据将不能在这个时钟上升沿被稳定的打入触发器；. 阅读全文