摘要：
转载：http://www.cnblogs.com/scnutiger/archive/2009/10/12/1581680.html建立时间与保持时间 时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错；因而明确FPGA设计中决定系统时钟的因素，尽量较小时钟的延时对保证设计的稳定性有非常重要的意义。 1.1 建立时间与保持时间 建立时间（Tsu：set up time）是指在时钟沿到来之前数据从不稳定到稳定所需的时间，如果建立的时间不满足要求那么数据将不能在这个时钟上升沿被稳定的打入触发器；. 阅读全文
摘要：
转自：http://www.cnblogs.com/linjie-swust/archive/2012/03/01/FPGA.html1.1 概述 在高速系统中FPGA时序约束不止包括内部时钟约束，还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛。因此，FPGA时序约束中IO口时序约束也是一个重点。只有约束正确才能在高速情况下保证FPGA和外部器件通信正确。1.2 FPGA整体概念 由于IO口时序约束分析是针对于电路板整个系统进行时序分析，所以FPGA需要作为一个整体分析，其中包括FPGA的建立时间、保持时间以及传输延时。传统的建立时间、保持时间以及传输延时都是针对寄存.. 阅读全文
摘要：
转自：http://www.cnblogs.com/freshair_cnblog/archive/2012/09/12/2681060.html一、存在背景分析 文档的说法是，set_input_delay和set_output_delay描述的是数据在端口处与某时钟的时序关系。这样的说法是很表面的。input/output其实是模拟数据在端口外的延时，实际上这是端口的一个外部约束条件，目的是为了约束FPGA输入端口到内部寄存器数据输入端或者内部寄存器输出端到FPGA输出端口之间允许的延时(因为这中间可能有组合逻辑)，理解这一点非常重要。 既然模拟的是数据在外部的情况，那么弄清楚这个延时是相 阅读全文
摘要：
转自：http://bbs.ednchina.com/BLOG_ARTICLE_198929.HTM如何在FPGA设计环境中加时序约束 在给FPGA做逻辑综合和布局布线时，需要在工具中设定时序的约束。通常，在FPGA设计工具中都FPGA中包含有4种路径：从输入端口到寄存器，从寄存器到寄存器，从寄存器到输出，从输入到输出的纯组合逻辑。 通常，需要对这几种路径分别进行约束，以便使设计工具能够得到最优化的结果。下面对这几种路径分别进行讨论。从输入端口到寄存器：这种路径的约束是为了让FPGA设计工具能够尽可能的优化从输入端口到第一级寄存器之间的路径延迟，使其能够保证系统时钟可靠的采到从外部芯片到FP. 阅读全文
摘要：
转自：http://xiaodingt.blog.163.com/blog/static/444940422013010114629241/本文将从三个层面(门级，芯片级和板级)上来分析数字电路中的建立保持时间，目的是理清CPLD设计和板级设计在时序上的关系，说明时序分析在设计过程中的必要性。首先让我们来建立一个包含门级，芯片级和板级的电路的分析模型，如下图：接下来需要搞清楚几个概念：Micro Tco:触发器输出的响应时间，也可以理解为触发器输出在clk上升沿到来后的时间内发生变化, 之后稳定，也可以理解输出延迟；Micro Tsu:触发器的建立时间；Micro Th: 触发器的保持时间；T 阅读全文
摘要：
MODE REGISTER介绍 Mode Register一般被用于定义SDRAM运行的模式。其中包括了突发长度（burst length）、突发类型（burst type）、CAS延迟（CAS latency）、运行方式（operating mode）和写入突发模式（如Figure 1所示）。Mode Register通过LOAD MODE REGISTER命令进行编程，这组信息将会一直保存在Mode Register中直到内存掉电之后才会消失。Mode Register中的M0-M2是用来定义突发长度（burst length）的,M3定义突发类型(sequential或者interle. 阅读全文
摘要：
SIMM和DIMM 前面我们既然提到了30线的DIMM，那么我们就来介绍一下SIMM以及与之相对应的DIMM。其实SIMM和DIMM都是内存条的封装形式的一种（这里说的不是芯片的封装形式），因为每片内存颗粒无法直接同计算机进行连接并且通讯的，并且它们单颗颗粒的容量有限而且涉及到前面提及的数据传输位宽等方面的原因，所以内存厂商需要通过一定的形式把它们组织到一起，这样就产生了不同的内存封装形式。 首先我们来介绍一下SIMM，如下图（上面一条是30线DIMM内存，下面一条是72线DIMM内存）：?/P> 在DIMM内存中的颗粒采用了DIP（Dual Inline Package：双列直插封装） 阅读全文
摘要：
RAM（Random Access Memory）随机存取存储器对于系统性能的影响是每个PC用户都非常清楚的，所以很多朋友趁着现在的内存价格很低纷纷扩容了内存，希望借此来得到更高的性能。不过现在市场是多种内存类型并存的，SDRAM、DDR SDRAM、RDRAM等等，如果你使用的还是非常古老的系统，可能还需要EDO DRAM、FP DRAM（块页）等现在不是很常见的内存。 虽然RAM的类型非常的多，但是这些内存在实现的机理方面还是具有很多相同的地方，所以本文的将会分为几个部分进行介绍，第一部分主要介绍SRAM和异步DRAM（asynchronous DRAM），在以后的章节中会对于实现机理更. 阅读全文
摘要：
ITU-RBT.656视频标准接口ITU-RBT.656视频标准接口PAL制式（720*576）每场由四部分组成。●有效视频数据，分为奇场和偶场，均由288行组成。每行有1440个字节，其中720个字节为Y分量，360个字节为Cb分量，360个字节为Cr分量。Y分量的取值为16~235；Cb和Cr分量的取值为16~240。●水平消隐，有280个字节。●垂直消隐。●控制字。对于有效数据行，其格式如图1所示。EAV和SAV为嵌入式控制字，分别表示有效视频的终点和起点。EAV和SAV均为4个字节构成，前3个字节FF、00、00为固定头，“XY”为控制字。“XY”的8个bit含义如下：●Bit7（Co 阅读全文