【原创】Modelsim仿真简单流程
最近看去隔行程序时，想验证下ELA算法，用Modelsim简单的流程可以做到。
1、 打开ModelSim，如果上一次使用ModelSim建立过工程，这时候会自动打开上一次所建立的工程；
2、 点击File->New->Project，如下图：
在Project Name中我们输入建立的工程名，在Project Location中输入工程保存的路径，注意ModelSim不能为一个工程自动建立一个目录，这里我们最好是自己在Project Location中输入路径来为工程建立目录，在Default Library Name中为我们的设计编译到哪一个库中，这里我们使用默认值，这样，在我们编译设计文件后，在Workspace窗口的Library中就会出现work库。这里我们输入完以后，点击OK；
3、 如果提示我们给定的工程路径不存在，是否建立该路径，我们的目的就是为工程建立一个新目录，因此，点击确定；
出现如下图：
4、 点击Create New File可以为工程添加新建的文件，点击Add Existing File为工程添加已经存在的文件，点击Create Simulation为工程添加仿真，点击Create New Folder可以为工程添加新的目录。这里我们点击add existing file:
5、 点击Browse，找到已经写好的testBench 文件，Add file as type为输入文件的类型为VHDL、Verilog、TCL或text，这里我们使用verilog，Folder为新建的文件所在的路径，Top Level为在我们刚才所设定的工程路径下。点击OK；并在Add items to the Project窗口点击Close关闭该窗口；
6、这时候在Workspace窗口中出现了Project选项卡，在其中有文件名.v，其状态栏有一个问号，表示未编译:
我们双击该文件，这时候出现编辑窗口，在其中出现我们的设计文件：
7、 点击File->Save，并退出该窗口（File->Close）；
8、 在WorkSpace窗口的文件名.v上点击右键，选择Compile->Compile All；
9、 在脚本窗口中将出现一行绿色字体Compile of ELA_vlg_tst.v was successful.，说明文件编译成功，在该文件的状态栏后有一绿色的对号，表示编译成功(此次先编译可以检查testBench有无语法错误):
10、点击上图的ELA_vlg_tst.v,右键，add to project,然后点击existing file，添加仿真所需源程序：
11 点击上图的ELA_vlg_tst.v,右键，选择compile—》compile all:
12 点击下图左下角的library，切换窗口至library窗口，展开work,对ELA_vlg_tst右键，选择simulation
13 仿真结束后出现如下图：
14 为了观察波形窗口，我们需要将要观察的数据加进wave窗口，首先在菜单栏点击window下的wave，打开wave窗口，此时没有什么图形；然后在上图蓝色的objects窗口选择所要观察的信号，这里我们选择全部：
15 然后在上图状态下右键，add to—>wave—>selected signals,此时波形窗口左侧出现信号：
16 然后呢，在菜单栏的simulate下run—>run all,即出现波形图，同时转换信号的进制以便观察：
分析波形后，至此，仿真成功！
退出仿真，在主窗口中点击Simulate->End Simulation，会出现对话框，提示我们是否确认退出仿真，我们点击是退出仿真；
