摘要：
DMA方式的基本原理 数据的传送不经过CPU，由DMA控制器实现内存和外设，外设和外设之间的直接快速传递 用于需要高速大批量数据传送系统中 DMA传输计算机系统构成 DMA控制器作为主设备之一 总线上进行数据传输时候，能够获得总线控制权的称为主设备，在输入输出中前面的无条件方式，以及程序查询方式，或 阅读全文
摘要：
中断的基本概念 是指CPU正常运行程序时，由于内部或者外部事件（或由程序，输入输出）引起CPU中断正在运行的程序，而转到为中断事件服务的程序中去，服务完毕，再返回原程序的这一过程 中断特征：具有随机性 中断作用 实现主机与外设之间的并行工作 故障处理：中断系统能使计算机在运行过程中出现故障的时候，调 阅读全文
摘要：
输入输出方式 无条件IO方式 程序控制IO方式 中断IO方式 DMA方式 通道方式 IO处理机方式 无条件IO方式 程序控制IO方式 数据在计算机和外设之间的传送全部靠计算机程序控制。计算机执行IO指令时，先获取外设状态，根据外设状态决定下一步执行 程序控制IO方式 如何实现程序控制 设备状态寄存器 阅读全文
摘要：
输入输出系统组成 计算机由处理器存储器和输入系统输出系统组成，输入输出是与外界交换信息 由外部设备，接口部件，总线以及响应的管理软件系统称为计算机输入输出系统通称为I/O系统 IO系统完成的功能 完成计算机内部二进制信息与外部多种信息形式间的交流（数字或者模拟信息） 保证CPU能够正确选择输入输出设 阅读全文
摘要：
总线标准 常见总线标准 EISI和VESA标准 PCI标准 外部总线 芯片内部的总线标准 远距离 阅读全文
摘要：
菊花链式串行总线仲裁 什么是总线仲裁，是指在总线上同一时刻只能有一个主设备占用总线，当计算机系统中只有一个主设备的时候不存在仲裁问题，当多个主设备同时提出总线占用的申请，就会有总线的仲裁问题 菊花链式原理如下： 主设备1和2通过三条线同CPU链接，一条线总线请求就是当主设备需要获得总线控制权的时候， 阅读全文
摘要：
单级总线结构 通过一条总线将计算机的存储器，CPU以及输入输出设备全部通过一条总线链接起来，也称为系统总线 如何在一条总线上区分不同的设备，简单的方式可以通过地址来区分，由于都在一条线上我们只需要给出地址就能够访问响应的部件，因此我们可以用相同的指令去访问存储器和外部设备 总线简单，使用灵活，易于扩 阅读全文
摘要：
总线的性能参数 总线频率：反映总线工作速率（f），通常单位是MHz，类比于车速 总线宽度：数据总线的位数，类似于告诉路有几条车道，单位是b是微型计算机的重要指标，通常与处理器的字长有关系，如果处理器是32位，总线的位数也是32位 总线传输速率：总线上可以传输的数据总量（BW），单位是MB/s。总线的 阅读全文
摘要：
总线的概念 总线：是计算机体系结构的重要组成部分，通过它可以将计算机系统中各个功能部件链接起来，构成一个完整的系统 总线的作用 是各个功能部件传递信息的通道 是系统中各个部件间的物理接口，能够减少各个部件通信的复杂程度 提供信息交换时所需的数据，地址，时序和控制信息 提供一个共同遵循的协议和标准 不 阅读全文
摘要：
R型指令执行状态周期T3-T4 R型指令完成基本的运算，当A和B对应的选择信号就绪以后，ALU给出一个对应的运算符，就可以完成响应的运算，将结果送入C寄存器的输入端，给出对应的控制信号才可以建立响应的数据通路T3，第三个节拍完成实际的R型指令的运算，根据R型指令的Funct字段，完成不同的运算，运算 阅读全文
摘要：
单周期MIPS关键路径LW指令 时间延迟问题 由于系统采用单周期实现所以整个系统的时钟周期取决于最慢那一条指令的时间延迟，以LW指令为例，涉及到指令存储器以及数据存储器的访问，所以是最慢的那条指令 LW的最长路径部分 首先经过PC将数据输出，当时钟上跳沿来临的时候，PC要将值输出必须要有一个触发器延 阅读全文
摘要：
数据通路综合 前面介绍R型指令格式有三个寄存器操作数和I型指令格式有两个寄存器操作数和一个立即数。R型指令的写入寄存器编号是Rd，而对于I型指令写入寄存器的编号可能是Rt。所以在将R型指令和I型指令进行综合的时候要在同一个数据通路上能够运行两种不同的指令称为数据通路的综合。进行综合的时候对于具有多个 阅读全文
摘要：
MIPS CPU控制器设计 定长指令周期：单周期实现 所有指令在一个周期内完成， CPTI = 1 性能取决于最慢的指令，时钟周期过长 变长指令周期：多周期实现 缩短时钟周期，复用器件或数据通路 可支持流水操作，提升性能 MIPS指令格式 相对于X86，MIPS指令是精简指令，一共包括R型指令和I型 阅读全文
摘要：
微程序控制器组成原理框图 1. 单总线架构下的微指令格式 （1） 每一个控点对应一个信号，一共有22个控制信号，判别字段2两位，下址字段四位，一共包括28位 （2） 一条微指令对应一个时钟周期，微指令可以并发的给出控制信号所以只需要一个时钟周期 （3） 微指令操作信号的持续时间就是一个时钟周期，微指 阅读全文
摘要：
微程序控制器基本思想 硬布线：同步逻辑，繁，快，贵，难改 1）一条指令多个时钟周期 2）一个时钟周期一个状态 3）一个状态对应一组并发信号 4）如果需要新增一条指令，这些所有的状态机，以及对应的硬布线控制器的组合逻辑，要全部重新设计，修改增加比较复杂 微程序：存储逻辑，简，慢，廉，，易改 在硬布线控 阅读全文
摘要：
变长指令周期：现代时序 时钟周期数可变，速度快，设计复杂 传统的三级时序系统里面，每一条指令都要对应八个时钟周期，也就是八个状态，执行指令的四个状态实际上为不同的指令共享，有些对应的指令周期，比如mov，后面的三个节拍是被浪费了，为了节约这些节拍，我们可以对整个的状态进行更严格的区分，不在是八个状态 阅读全文
摘要：
基本原理 将控制器看成生产固定时序控制信号的逻辑电路 输入信号：指令译码，时钟信号，反馈信号作为输入 输出信号：功能部件控制信号序列 设计目标：最少原件，最快速度 理论基础：布尔代数 组成器件：门电路，触发器 定长指令周期时序产生器 传统三级时序 要设计定长指令周期时序产生器，首先构建它的时序产生器 阅读全文
摘要：
MOVE指令执行数据通路，MOVE R1，10功能是将10 送到R1中， 将指令寄存器中的地址部分，也就是我们的立即数部分送到寄存器中 需要将IR的值输出，需要IR out来进行控制，用IR out将数据输出到总线，再由总线输出到对应的寄存器R1中，给出一个R1 in的的信号，再时钟的配合想对应的数 阅读全文
摘要：
单总线架构基础上如何执行指令 指令功能 Mem[PC++] ->IR取指令的数据通路 取指令，将指令从主存取出送到指令寄存器IR中，然后再将PC++，取指令需要反复的通过数据总线传递数据。首先以PC为地址访问主存，所以首先我们要将PC的值传递到AR中来，另外PC++，送到运算器的一个X中，第一步要将 阅读全文
摘要：
指令执行一般流程 不同指令功能不同，数据通路不同，执行时间不同，如何安排时序 访存指令，寄存器运算指令，加减法指令与除法指令 程序执行一般流程 系统在上电之后，就一直进入取指令，操作指令的死循环 从取指令开始，以PC为地址访问内存将指令从内存取出，送到指令寄存器，然后PC自增1，PC+一条指令的长度 阅读全文