74HC165应用
摘要：
管脚定义与内部逻辑图 注1：其中控制管脚有3个：SH/LD-QH-CLK，CLK INH硬件接VSS，SER和QH'悬空 原理：先拉低SH/LD，A-H置入芯片内部寄存器中，然后拉高SH/LD，锁住A-H输入，然后拉低CLK，读取QH的值，读完后再拉高CLK，读取下一个输入端(A-H)，最先读取出来 阅读全文
posted @ 2017-03-29 17:21 樊四郎 阅读(1111) 评论(0) 推荐(0) 编辑
74HC164应用
摘要：
管脚定义与内部逻辑图 注：管脚一般A、B连在一起作为一个输入；CLR硬件接VDD。 原理如下：每8个CLK上升沿，bit分别从QA移至QH，所以给定一个字节，左移后送入至A/B，这样Bit7经过8个上升沿后就输出至了QH。 和HCF4094的区别，HCF4094有Strobe管脚，拉低后，可以锁存输 阅读全文
posted @ 2017-03-29 16:53 樊四郎 阅读(1519) 评论(0) 推荐(0) 编辑
HCF4094(CD4094)应用
摘要：
管脚说明和内部逻辑图 注：管脚图为HCF4094，内部逻辑图为CD4094(HCF4094内部逻辑图在datasheet不清晰，且复杂)。 其中控制管脚有3个：STROBE-DATA-CLOCK，Output Enable一般直接硬件接VDD。 原理如下：STROBE高电平期间，每8个CLK上升沿， 阅读全文
posted @ 2017-03-29 16:40 樊四郎 阅读(6411) 评论(0) 推荐(0) 编辑
