随笔分类 - FPGA
摘要：Verilog中 阻塞赋值 阻塞赋值用等号(=),一般对应电路中的组合逻辑赋值,等号右端的结果会立刻赋值给左端。 非阻塞赋值 非阻塞赋值用小于等于号(<=)表示,一般对应电路中的时序逻辑赋值,等号右端的结果不会立刻赋值给左端。 assign, deassign assign（过程赋值操作）与 dea
阅读全文
摘要：晶振输入为50MHZ=50 000 000HZ 1/50M=0.02s*10^-6 = 2*10^-8= 20us 计算1s==(1/0.000 000 02s)个 = 50 000 000 次 1s/20ms = 50 000 000/x x=1 000 000 计数20ms==20ms /20u
阅读全文
