07 2023 档案

BUS_MTX
摘要：> [ARM的BUS Matrix的作用](https://blog.csdn.net/m0_49540263/article/details/111675882) [AHB Bus Matrix以及AHB的局限性](https://zhuanlan.zhihu.com/p/641564919) A 阅读全文
posted @ 2023-07-31 17:00 sky啊哈 阅读(107) 评论(0) 推荐(0)
芯片设计全流程
摘要：概述 芯片设计全流程（包括每个流程需要用到的工具以及需要参与的工作人员 Q：后仿和逻辑综合后的STA有什么区别？STA后为什么还要进行后仿？ A: 1.和STA互补，分析STA中无法分析的路径。主要有异步时钟，false path，multicycle path。2.对DFT的测试向量进行仿真3.防 阅读全文
posted @ 2023-07-15 15:12 sky啊哈 阅读(525) 评论(0) 推荐(0)
p_sequencer的使用
摘要：为什么要有p_sequencer? sequence是从uvm_object拓展而来，所以不能访问uvm_component组成的uvm层次结构的，不能通过组件层次调用访问成员变量(如，在env中访问driver的成员变量htrans，可以通过m_env.m_agt.m_drv.htrans来访问) 阅读全文
posted @ 2023-07-15 14:06 sky啊哈 阅读(329) 评论(0) 推荐(0)
GPIO Matrix & IO Mux
摘要：何为GPIO? GPIO只是一个CPU内提供的一种功能外设，CPU外部的I/O引脚会被赋予一种功能（GPIO、UART、I2C、SPI等）；该功能由CPU内外设提供，具体是什么功能由IOMUX单元（I/O复用选择器）控制。 GPIO（General Purpose Input/Output）是芯片内 阅读全文
posted @ 2023-07-14 15:39 sky啊哈 阅读(1619) 评论(0) 推荐(0)
debug记录
摘要：无限循环的可能原因： 约束冲突：solver failed 阅读全文
posted @ 2023-07-13 17:26 sky啊哈 阅读(30) 评论(0) 推荐(0)
SystemVerilog Dynamic Array Randomization
摘要：https://verificationguide.com/systemverilog/systemverilog-dynamic-array-randomization/ Dynamic Array Randomize For a dynamic array, it is possible to 阅读全文
posted @ 2023-07-12 10:27 sky啊哈 阅读(83) 评论(0) 推荐(0)
clocking block
摘要：default input #10ps output #10ps input 延迟10ps驱动，相当于input的signal波形往后推迟10ps，而clk不变，则等价于clk提前10ps采样signal； output延迟10ps驱动，即驱动落后。 下图为interface，msr_cb，mon_ 阅读全文
posted @ 2023-07-11 15:02 sky啊哈 阅读(421) 评论(0) 推荐(0)