PADS应用笔记：Logic画元件封装时端点不见了
现象
画原理图的元件封装时，画好的CAE逻辑明明定义里很多端点
但是导入到元件时就都不见了，只剩下个2D线方框
原因
出现这种原因是因为在元件的电气特性里没有定义对应引脚，重新定义了就会重新出现
画原理图的元件封装时，画好的CAE逻辑明明定义里很多端点
但是导入到元件时就都不见了，只剩下个2D线方框
出现这种原因是因为在元件的电气特性里没有定义对应引脚，重新定义了就会重新出现
【推荐】国内首个AI IDE，深度理解中文开发场景，立即下载体验Trae
【推荐】编程新体验，更懂你的AI，立即体验豆包MarsCode编程助手
【推荐】抖音旗下AI助手豆包，你的智能百科全书，全免费不限次数
【推荐】轻量又高性能的 SSH 工具 IShell：AI 加持，快人一步
· 分享一个免费、快速、无限量使用的满血 DeepSeek R1 模型，支持深度思考和联网搜索！
· 使用C#创建一个MCP客户端
· 基于 Docker 搭建 FRP 内网穿透开源项目（很简单哒）
· ollama系列1：轻松3步本地部署deepseek，普通电脑可用
· 按钮权限的设计及实现