system 语法总结摘录
摘要：
SystemVerilog基本语法总结（上） 在总结SV的语法之前，先分享一些关于SV的笔试题目，这样更显得具有针对性的总结。 a. 验证中，代码覆盖率是指（衡量哪些设计代码在激活触发，而哪一些则一直处于非激活状态的统计数据）。 b. SystemVerilog中，从一个类派生一个新类的关键字是（e 阅读全文
模块（module）, 程序块（program）的区别
摘要：
文章目录 脑子里的语言是汉语，而编程和表达需要在两种语言切换。program不是项目，中国话叫程序块，module是 为避免仿真和设计竞争问题(race condition)，systemverilog中引入了program的概念。moduleprogram注意点区别module在verilog中， 阅读全文
system verilog里面的压缩数组
摘要：
数组 在Verilog中可以声明一个数组类型，reg和线网类型还可以具有一个向量宽度。在一个对象名前面声明的尺寸表示向量的宽度，在一个对象名后面声明的尺寸表示数组的深度。例如： 1 reg[7:0] r1[1:256]; // 256个8位的变量 在SystemVerilog中我们使用不同的术语表示 阅读全文