2012年7月10日
[转] 串、并行加法器
摘要： 转自：qinfengxiaoyue的百度空间 加法器逻辑结构的改进 1.全加器(加法单元) 加法单元是一个三端输入，两端输出的加法网络 ·串行加法器和并行加法器 串行加法器：只设一个全加器称串行加法器 典型的串行加法器只用一位全加器，由移位寄存器从低位到高位串行地提供操作数进行相加 并行加法器：让各位数据同时相加，就产生了并行加法器 并行加法器解决了同时对数的各位相加... 阅读全文
posted @ 2012-07-10 18:01 Ю詺菛╀時代 阅读(2816) 评论(0) 推荐(0) 编辑