2019年10月7日
利用Allegro画封装和布局时常见错误详解
摘要： 一：焊盘篇 解决办法：在Pcb editor中选择set→user preference→paths→Library→分别在padpath和psmpath中加入焊盘的路径（选中所对应的上层文件夹即可） 二：网表导入篇（Cadence中生成netlist失败的原因） 错误原因：allegro.cfg文 阅读全文
posted @ 2019-10-07 17:12 阿丹❤ 阅读(10262) 评论(0) 推荐(0)