摘要：
参考《AXI Refrence》&&《AXI_V2.0_Protocol》，演示摆脱IPIF core参与的USER IP搭建第一部分为翻译ARM的AXI SPEC，如果没兴趣，请直接跳到第二部分第二部分仍然利用Xilinx建立USER ip, 但是没有采用利用IPIF,而是采用纯VERILOG HDL代码书写避开了复杂的更改文档的步骤，修改VHDL和MPD便于建立大于32个寄存器的axi_lite外设瞻仰下三大总线最具完备性的总线的魅力AXI4 接口类型InterfaceFeaturesAppilicationAXI4Memory Maped 接口，支持突发传输256个数据适 阅读全文
posted @ 2013-08-20 10:32 sheldon_COD 阅读(2418) 评论(0) 推荐(1) 编辑