sheldon_COD

回归本源--自然科学

导航

邂逅Zedboard(1)---一见钟情

Posted on 2013-06-29 16:49  sheldon_COD  阅读(1901)  评论(1编辑  收藏  举报

   有幸目睹ZedBoard的芳容,五官的分布比较霸气,尤其是端接电阻的定位异常拉风。参考<Zedboard_HW_UG>看看板子的资源

PART1---Hardware资源

image

  • SOC核心:XC7Z020-CLG484-1  (来自xilinx的工程样片--image

    • PS(处理器系统):
      • Cortex-A9: 高性能的MCU硬核,Zedboard的MCU运行速度最高667MHz
      • 丰富外设:UART,I2C,EMC,DDR Controlle,USB(需要PHY),MAC(需要外部PHY)等
      • 作为系统的核心,不仅仅自己可以独立工作,也用来编程PL。
    • PL(可编程逻辑):
      • Xilinx 7系列FPGA,28nm工艺
      • 独立的作为FPGA使用,丰富的寄存器,DSP,内部RAM,ADC模块等资源
      • 与PS除了EMIO通信外,还可以通过AXI接口进行通信
    • MIO&EMIO:
      • 灵活的IO模块
      • MIO作为PS与片外外设共同的引脚(导向芯片外部的实际物理引脚)
      • EMIO作为PS与PL进行沟通的引脚(导向PL部分的内部互连)
      • PS的大多数外设支持EMIO扩展,(除了USB,Static RAM接口外

                            image

     

     

  • DDR存储: Micron MT41J128M16HA-15E

    • 容量: 位宽32bit,由两片16bit位宽的DDR3存储并接;容量512M Byte
    • 工作条件: 端接电阻进行阻抗匹配;接口电压:1.5V;参考刷新电压:1.5V/2
    • 工作频率:533MHz;最大接口吞吐:1066Mbs
 
  • USB to Jtag: 板上内置的下载接口

    • 使用12V电源接口右侧的mini usb port可以进行程序下载。
    • 支持ISE Tools一系列工具:
      • iMPACT:下载FPGA配置文件
      • Chipscope: Xilinx ISE内建的逻辑分析仪
      • SDK Debug :基于Eclipse界面的软件开发环境,支持单步调试,寄存器观察,存储空间观察等功能
    • 此外,完善下载电路的适用性,Zedboard保留了传统的JTAG接口,位于电源开关的左侧。功能同USB-JTAG
      • image  --不仅仅支持板上器件,还支持FMC扩展板上的JTAG协议的器件

 

  • (*) CLOCK Source

    • ARM_CLOCK: 输入时钟为33.333MHz
    • FPGA_CLOCK:外部晶振为100MHz,通过PS到PL的CLOCK共4个(FCLK),作为基准频率(最高250MHz)。
    • image 

      • Actual Frequence代表实际频率

      • Range代表有效频率范围

 
  • Reset信号

    • PS_POR_B,复位整个芯片
    • PROG,等同普通的FPGA的重新编程引脚,用来引导PS去重新配置PL
    • PS_RST,用来复位片内的所有逻辑模块;PS内部的模块和PL的模块;保留Debug环境,例如断点
  • Power

    • 完善的MAXIM方案

      • image

    • 合理的Power Sequence,保证器件的顺利运行

      • image

      • 内核电压先启动,IO电压其次,最后为板上的存储器电压

PART2---Software资源:

    • ISE14.X: 传统而最经典的Xilinx FPGA集成开发环境,内部调用XST, planhead,iMpact, Chipscope等程序组件。完成Xilinx FPGA的硬件配置的所有流程 。

    • XPS: Xilinx SOPC概念的执行者,不仅可以为普通FPGA构建基于软核(如基于Microblaze)的SOPC平台,还可以为zyqn构建硬件配置平台。

      • image

      • image 具体位置如图,可以独立使用;也可以由ISE调用

    • SDK:基于Eclipse界面的软件开发环境,用来开发调试基于软核或者Cortex-A9的软件运行模块

      • 可以独立打开image,归属于EDK文件夹

      • 也可以通过XPS调用,选择image中的export&launch SDK即可

    • Planhead: Xilinx的硬件集成平台,不仅可以独立开发硬件配置文件,也可以被ISE调用,进行相应的工作。替代品为大热的Vivado

和平开发环境的个人理解:(三种不同需求的开发流程)

    • 如果尝试开发以ARM为核心的平台,此时,仅仅通过XPS开始开发即可,最好选用官方的板级支持配置;然后主力放在SDK上的软件程序开发

      • image(XPS建立工程时,选择建立BSB Project)
      • 好处如下:
        • UCF文件自动添加

        • DDR的时序自动配置,免去自己查询板级参数

        • 板子上大多数资源都参与其中

      • 此外,可以基于XPS建立自己的基于AXI总线的外设
    • 如果尝试开发独立的FPGA程序,建议直接从ISE或者Planhead开发即可。推荐采用Zedboard自带的外部100MHz的晶振(Zedboard很人性化的体现)

    • 如果尝试开发内嵌ARM核心的平台,建议从ISE开始。

      • 关于启动XPS,通过下图的方式启动XPSimage

      • 建立完后,生成相应的HDL文件和schematic symbol

      • 建立schematic文件,将XPS生成的schematic symbol 导入

      • 剩下的就是建立自己定义的FPGA的逻辑模块,放入schematic中

      • 剩余的流程同普通的FPGA开发,包括综合,实现和SDK的软件开发


微笑唠叨完了,心中的激情之火暂时低了些,开始研读UG585(zyqn的硬件指导)和UG821(zyqn的软件指导),为下一次吐槽攒点能量

附上官网提供的UCF文件--zedboard_master_UCF_RevC_v1.zip

 

 

红玫瑰感谢老部长BW的支持