摘要： IS61LV25616BL-10SRAM_CE,SRAM_OE,SRAM_UB,SRAM_LB置0写操作时,只需送地址ADDR的同时把nWE拉低( Tsa >= 0 ),然后延时 THZWE 等待SRAM释放DATA总线后,送出数据 DIN,然后延时( Taw-Tsa-Thzwe ) 时间在把SRAM_WE拉高, 这时就把数据写入相应的地址;读数据时,只需把需要读出的地址放到SRAM的地址总线上,然后延迟Taa时间后就可以读出数据了.SRAM : IS61LV25616BL-10CLOCK : 72MHz ( t = 13.88 ns )写入数据( 三个时钟 )1. nWE = 0,AD 阅读全文