stm32的swd接口的烧写协议是否公开的呢?

stm32的swd接口的烧写协议是否公开的呢?

 

需要用一台好的示波器来抓才能有足够的存储深度,保证你能够过滤掉那个该死的50clock。

按照Arm的手册,每次转换发送方都需要一个TNR---但是我观察JLINK的波形却没有那个该死的TNR。

手册中说异步SWD需要,同步不需要----或者相反,但是我没有找到关于同步异步的描述。

姑且不管他,反正目前忽略掉TNR就能够读到该死IDR。

另外JLINK的复位时序很奇怪,大致是

70clk High,0xe79e(注意,SWD是LSB First),

70clk High,0xedb6(这里很奇怪,找不到描述),

70clkHigh,16clk Low,0xa5,

注意这里按照协议应该是TNR位-但是没有实际观测到这个位,

0b100(ACK-OK),0xba01477……

实际测试,不额外增加那个奇怪的0xedb6也能够照常读出IDR。

另外要注意,设备端的数据最哈哦在CLK的下降沿读取,或者上升沿过后延时1/2bit后读取。

如果想要深究,可以去sourceforge.net去下载SWD Lib,以及openOCD,两者对照着来会很方便。

利用好bitband写程序会很舒服,尤其是处理SWD的位流,一个int32指针跳起来很爽,并且是LSB First的结构。

完全没有任何障碍的。

另外发现在读IDR后,其他的读写命令的ACK后面,SWDIO会有两个bits的缓慢上升波形,

并且在clk的下降沿被Target拉底,按照格式硬套的话,这两个位应该忽略掉。

目前还没发现对于这两个位的说法。

有的时候能够看到当JLink读取信息的最后会把本该由Target发送的parity拉低,忽略掉。

还有需要注意的是,似乎除了读IDR,CTRL,ABOUT这三个寄存器外,其他的寄存器读取都有一个数据帧的延迟。

比如你发起第一个读取贞,读到的数据没有意义。

第二个读取帧,读到的是第一次的地址对应的数据,依次类推。

硬件上,SWDIO的上拉要足够强,不然上升沿可能不够陡峭,我现在用的是2.2k,还凑合。

看到SWD LIB的源码里面是按照8位读写,32位读写的方式来做的。

也就是说,只要控制好SWCLK,并且能够保证不丢掉任何SWDIO位信息,用SPI也可以模拟出SWD的时序。

这部分参考了SourceForge的LibSwd项目,该项目是开源的,写的很严谨,代码风格也很好,强烈大家下来看看。

原始代码是四个函数,读,写,8,32.我归结到两个函数,用了bitband结构所以入口就简单了一些,缓冲区和位数即可

int iLibSwdMosi(unsigned int* pBits,unsigned int iLen)
{
        unsigned int        i;
        
        for(i=0;i<iLen;i++)
        {
                ToSWCLK                =        def_false;
                ToSWDIO        =        (unsigned char)*pBits++;
                iLibSwdDelay(SWD_BIT_LENGTH);
                
                ToSWCLK                =        def_true;
                iLibSwdDelay(SWD_BIT_LENGTH);
        }
        
        ToSWCLK                        =        def_false;
        ToSWDIO                        =        def_true;
        return(0);
}
int iLibSwdMiso(unsigned int* pBits,unsigned int iLen)
{
        unsigned int        i;
        
        ToSWDIO                =        def_true;
        iLibSwdDelay(SWD_BIT_LENGTH);
        for(i=0;i<iLen;i++)
        {
                ToSWCLK                =        def_true;
                iLibSwdDelay(SWD_BIT_LENGTH);
                
                *pBits++        =        (unsigned int)TiSWDIO;
                ToSWCLK                =        def_false;
                iLibSwdDelay(SWD_BIT_LENGTH);
        }
        return(0);
}

看到return(0)你想到了什么?

嘿嘿,本来我是采用定时器来控制clk的,这样就需要考虑程序运行出错的返回代码。

后来发现这样很傻,就该成死等了。

这样就不需要返回异常信息了,但是为了保持形式上的统一,函数还是带有返回值的样子。hoho

这里是延时函数,大写的量是宏定义

int iLibSwdDelay(unsigned int iDly)
{
        unsigned int        i,k;
        
        for(i=0;i<iDly;i++)
        {
                for(k=0;k<SWD_BIT_LENGTH;k++)
                ;
        }
        return(0);
}

这里是切换到SWD模式并且读取IDR的函数。

int iLibSwdSwitch2SWD(void)
{
        unsigned int i;
        
        for(i=0;i<SWD_SLT_R_CNT;i++)
        {
                iLibSwdPortInit(def_false);
                iLibSwdPortInit(def_true);
                
                for(i=0;i<SWD_RST_H_BYTES;i++)
                        cBitsSwdOutput[i]        =        0xff;
                iLibSwdMosi(iBitAddress(cBitsSwdOutput,0),(SWD_RST_H_BYTES * 8));
                
                cBitsSwdOutput[0]        =        0x9e;
                cBitsSwdOutput[1]        =        0xe7;
                iLibSwdMosi(iBitAddress(cBitsSwdOutput,0),(2 * 8));
                
                for(i=0;i<SWD_RST_H_BYTES;i++)
                        cBitsSwdOutput[i]        =        0xff;
                iLibSwdMosi(iBitAddress(cBitsSwdOutput,0),(SWD_RST_H_BYTES * 8));
/* cBitsSwdOutput[0] = 0xb6; cBitsSwdOutput[1] = 0xed; iLibSwdMosi(iBitAddress(cBitsSwdOutput,0),(2 * 8)); */
vLibSwdLineReset(); cBitsSwdOutput[0] = SWD_HOST_RD_DPIDR; iLibSwdMosi(iBitAddress(cBitsSwdOutput,0),(1 * 8)); cBitsSwdInput[0] = 0; iLibSwdMiso(iBitAddress(cBitsSwdInput,0),3); if((cBitsSwdInput[0] & 0x07) == 0x01) { iLibSwdMiso(iBitAddress(cBitsSwdInput,0),33); return(*(unsigned int*)cBitsSwdInput); } } return(-1); }

 

如果成功读取会返回一个指针,这个指针对应的缓冲区是预先申请好的,由于程序没有改完,所以这里还不太好看。大家自己发挥吧。

上面用/**/屏蔽部分就是我说的JLINK波形中很奇怪的地方,屏蔽和不屏蔽在读取IDR时好像没什么分别。

不知道JLINK用来做什么的。有知道的么?

有时候为了区别是Host还是Target送出的bit,可以在时序上做一点修整。

Target总是在Clk的上升沿送出数据,Host可以在上升沿前面一点送出数据,

这样就可以通过示波器来区别到底是Target还是Host发送的0

另外,手册中有提到,在每个数据帧后面附加几个额外的clk周期。

JLink的波形上也的确有这样的体现。不过似乎不是总出现。

暂时没发现这块的影响,可能是通用性的考虑吧

 

posted @ 2015-09-11 18:46  IAmAProgrammer  阅读(10786)  评论(0编辑  收藏  举报