会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
Hsieh Teng K'o
Sharing Is A Virtue
新随笔
管理
2021年12月8日
UVM——通过一个简单的testbench来了解UVM组件的phase执行顺序
摘要: 先写好一个top.sv 查看代码 // 导入VCS或者Modelsim自带的UVM库和宏 `include "uvm_macros.svh" import uvm_pkg::*; // 下面这些sv都是接下来要写的 `include "driver.sv" `include "monitor.sv"
阅读全文
posted @ 2021-12-08 21:56 HsiehTengK`o
阅读(1222)
评论(0)
推荐(0)
编辑