2020 年 8月 7 日随笔档案 - 影-fish

Loading [MathJax]/extensions/TeX/extpfeil.js

2020年8月7日

异步电路中，不同时钟域下的信号同步--慢时钟域到快时钟域和快时钟域到慢时钟域

摘要：跨时钟域如何对信号同步的简单理解阅读全文

posted @ 2020-08-07 15:14 影-fish 阅读(4928) 评论(0) 推荐(2) 编辑

公告

昵称：影-fish
园龄： 4年5个月
粉丝： 9
关注： 0

+加关注

<

2025年1月

>

日

一

二

三

四

五

六

29

30

31

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

1

2

3

4

5

6

7

8

随笔档案

阅读排行榜

评论排行榜

最新评论

1. Re:运用加法器实现两个5位有符号数相乘-verilog
您好，这个有符号乘法器用移位相加怎么实现啊？
--ku+221
2. Re:双端口RAM--verilog实现
您好，我在quartus II13.0上综合您的代码，出现了错误Error (10028): Can't resolve multiple constant drivers for net "mem[...
--WALL·E_ZP
3. Re:快时钟域同步到慢时钟域--握手协议--verilog实现
前辈您好，在多比特部分，我一开始直接复制您的代码在quartus上综合，没有成功，原因是req_a在不同的always块中复制，因此我做出如下更改， always @(posedge clka or ...
--WALL·E_ZP
4. Re:单端口RAM（8bit*16）---verilog实现
仿真出来的结果，数据全部维持初始化时给的值，没有变化，博主遇到过这个问题吗？
--3h后
5. Re:笔试题-1
@情长无奈谢谢提醒，题目是6bit，但是写的时候写成了6。如果是按照6bit位宽，当前这种写法就不合适，已做修改。...
--影-fish

公告

搜索

常用链接

随笔档案

阅读排行榜

评论排行榜

推荐排行榜

最新评论