serdes

摘要： FIFO是一种先进先出的电路，使用在需要产生数据接口的部分，用来存储、缓冲在两个一部时钟之间的数据传输。在一部电路中，由于时钟之间周期和相位完全独立，因为数据丢失概率不为零。使用FIFO可以在两个不同时钟域系统之间快速而方便地传输实时数据。在网络接口、图像处理灯方面，FIFO得到广泛的应用。FIFO的设计难点：产生可靠的FIFO读写指针和生成FIFO“空”、“满”状态标识。异步FIFO地址最好使用Gray计数器，这是因为，采用二进制数时又可能变化计数一次所有位都会有所变化，而Gray码计数器就只是计数一次数据变化一次。1、FIFO“空”/“满”状态由于FIFO“空”/“满”状态都表明读写指针相 阅读全文

摘要： 随着FPGA设计复杂程度越来越高，芯片内部逻辑分析功能显得越来越重要。硬件层次上的逻辑分析仪价格十分昂贵，而且操作比较复杂。目前，FPGA芯片的两大供应商都为自己的FPGA芯片提供了软件层面上的逻辑分析仪，可以帮助我们在线分析芯片内部逻辑。而且操作简单方便。但是往往因为某些原因，有些信号在综合的时候就会被优化掉，就可能会导致我们的设计失败，当然在为逻辑分析仪添加观察信号的时候也无法找到该信号。从而对设计、调试人员的工作带来一定的不便。下面就分别以Xilinx公司的逻辑分析仪ChipScope和Altera公司的SignalTap做以下总结：一、使用Xilinx公司的ChipScope ... 阅读全文

摘要： cycloneII器件的每个bank都有VREF引脚，可用来独立支持任一种基准电压标准，其具有两重功能，如果某一I/Obank不使用基准电压标准，那么VREF引脚作为可用的I/O引脚。每个bank也有专用的VCCIO引脚，每个cycloneII器件都支持1.5V,1.8V,2.5V和3.3V的接口，各个独立的bank也支持不同的I/O电压标准。 每个I/O bank通过多个VCCIO引脚为输入输出提供多种标准，例如当VCCIO为3.3V时，该bank为输入输出引脚提供LVTTL，LVCOMS和3.3V PCI。在I/O bank中可使用许多单端和差分标准，只要他们使用相同的VREF和适当的V. 阅读全文

摘要： http://wenwen.soso.com/z/q150973467.htmSD卡引脚定义：针脚名称 类型 描述1 CD DAT3 I/O/PP 卡监测数据位32 CMD PP 命令/回复3 Vss S 地4 Vcc S 供电电压5 CLK I 时钟6 Css2 S 地7 DAT0 I/O/PP 数据位08 DAT1 I/O/PP 数据位19 DAT2 I/O/PP 数据位2一般电路图上用的都是8脚或者9脚的封装，看见SD卡手册上说明了真正有用的脚其实只有1，2，5，7这四个脚，3，5，6，8，9都是上拉或者接地的。10卡写保护识别和11插人检测引脚,不用这两个功能可以不接. 阅读全文