摘要：
1.在写实验室的OFDM信号解调项目时，有一个地方用多级的组合逻辑，导致最后综合出来的电路时序报错了，对于125MHz时钟，理论上应该是8ns，但出来的时序已经到十几ns了，于是我在多级的组合逻辑的地方加了多级的流水，时序就没有报错了。 2.发现ISE里面仿真和综合的结果不同，后来发现是因为其中... 阅读全文
摘要：
MCU上的UART是TTL电平的，3.3V是高电平，0是低电平；PC上的UART是RS232电平的，+5~+12为低电平，-5~-12为高电平。 下面两张图是发送0000 0001时，TTL和RS232电平的波形图，使用的器件是USB转TTL和USB转RS232 RS232的-6V代表高电平，+... 阅读全文
摘要：
2015-6-27 1.Link to sources 新建工程路径中既没有源代码，也没有库，源代码和库在系统文件夹里 如果这时修改库或源代码，系统文件夹中的也相应修改。等到下次新建或者其他工程要包含这个库时，可能就不是原来的版本 2.Link libraries and copy source... 阅读全文
摘要：
1. 直接转换发射机 和 直接转换接收机 直接转换发送器将基带信号直接调制到射频RF，这里的基带信号是复信号，所以会看到正负频率不对称。对复信号进行频谱的搬移用到复三角函数，复三角函数的搬移只会向一个方向。实信号的频谱搬移用到实三角函数，实三角函数的搬移是向着左右两个方向搬移。调制完后的信号是复... 阅读全文
摘要：
在Rachid Bouziane的文章中，经常会提到IFF/FFT是由Spiral Generator（http://www.spiral.net/index.html）来生成的，经查询发现，这个Spiral项目是由CMU和ETH Zurich牵头来做的，它旨在自动产生软件或硬件... 阅读全文
摘要：
基本步骤是：写完.v文件后开始综合Synthesize；然后打开PlanAhead-Post Synthesis分配引脚（会自动添加.ucf文件）；若要使用ChipScope，则New一个.cdc文件（ChipScope Definition and Connection File），Trigg... 阅读全文
摘要：
FPGA通过UDP进行数据的上传，目前实验室用的方法是： 一.通过Wireshark抓UDP包 二.用python进行数据的转换（UDP数据包16进制——>10bit整数） 三.用MATLAB对10bit整数进行分析 上述第二步的具体转换步骤如下： 1.将UDP的包转成Hex格式，以byte... 阅读全文