hua

摘要： 目的 主要学习verilog语法。阻塞赋值（=）和非阻塞赋值（<=）是针对时序逻辑而言，组合逻辑不存在阻塞复制或非阻塞赋值。 //组合逻辑 always@(*) //时序逻辑 非阻塞赋值 always@(posedge Clk or Reset_n)begin counter <= counter 阅读全文