摘要: 经过信源编码和系统复接后生成的节目传送码流,通常需要通过某种传输媒 介才能到达用户接收机。通常情况下,编码码流并不能直接通过信道传输,必须经过信道编码后,使其变成适合在信道中传输的形式后再进行传输。 DVB-S的信道编码主要包括 扰码 R-S编码 卷积交织 卷积编码 扰码 数字通信理论在设计通信系统 阅读全文
posted @ 2024-02-07 22:09 moerjie 阅读(287) 评论(0) 推荐(0) 编辑
摘要: CycloneIII内部资源概述 目录CycloneIII内部资源概述LogicLELABLAB InterconnectsMemory Blocks(内存块)Memory modeClocking modeEmbedded乘法器结构Clock Networks and 本人使用的Altera DE 阅读全文
posted @ 2024-02-07 22:09 moerjie 阅读(127) 评论(0) 推荐(0) 编辑
摘要: AXI-STREAM简介 概念 AXI-Stream总线是一种高效、简单的数据传输协议,主要用于高吞吐量的数据流传输场景。相比于传统的AXI总线,AXI-Stream总线更加简单和轻量级,它通过无需地址的方式,将数据从一个模块传输到另一个模块,适用于需要高速数据传输的应用场景。 部分术语 Trans 阅读全文
posted @ 2024-02-07 22:09 moerjie 阅读(358) 评论(0) 推荐(0) 编辑
摘要: AXI-STREAM简介 概念 AXI-Stream总线是一种高效、简单的数据传输协议,主要用于高吞吐量的数据流传输场景。相比于传统的AXI总线,AXI-Stream总线更加简单和轻量级,它通过无需地址的方式,将数据从一个模块传输到另一个模块,适用于需要高速数据传输的应用场景。 部分术语 Trans 阅读全文
posted @ 2024-01-03 21:08 moerjie 阅读(115) 评论(0) 推荐(0) 编辑
摘要: title: DVB-S学习记录-基本结构 toc: true categories: DVB-S tags: DVB-S date: 2023-12-6 12:00:00 math: true DVB-S基本结构 阅读全文
posted @ 2023-12-10 15:10 moerjie 阅读(11) 评论(0) 推荐(0) 编辑
摘要: vivado仿真(无testbench) 实现步骤 新建一个工程并添加自己编写的Verilog文件 添加后vivado会自动识别文件中的module 创建block design文件,添加模块 添加前可能会有以下警告,等待一段时间即可。 再次右键,点击Add IP,添加以下模块 双击此模块可以设定各 阅读全文
posted @ 2023-11-25 12:11 moerjie 阅读(207) 评论(0) 推荐(0) 编辑
摘要: title: Linux常用命令 permalink: Linux常用命令 toc: true date: 2023-11-30 13:51:48 tags: Linux categories: 系统目录结构 文件与目录管理命令 Linux的文件目录是树状结构,最顶级的目录为根目录/,其他目录是通过 阅读全文
posted @ 2023-11-20 16:51 moerjie 阅读(12) 评论(0) 推荐(0) 编辑
摘要: CycloneIII内部资源概述 目录CycloneIII内部资源概述Logic Elements and Logic Array Blocks(逻辑元件和逻辑阵列块)LELABLAB InterconnectsMemory Blocks(内存块)Memory modeClocking modeEm 阅读全文
posted @ 2023-11-18 11:55 moerjie 阅读(111) 评论(0) 推荐(0) 编辑
摘要: I2S简单介绍及接收端代码实现 简介 I2S(Inter-IC Sound)是一种数字音频传输协议,通常用于在数字音频设备之间传输音频数据。它是一种同步的串行数据传输协议,用于将音频信号从一个设备传输到另一个设备,例如从麦克风到音频编解码器、音频接口到音频处理器等。 接口定义 SCLK:对应数字音频 阅读全文
posted @ 2023-11-11 17:18 moerjie 阅读(64) 评论(0) 推荐(0) 编辑