2023年11月25日
vivado仿真（无需testbench）
摘要： vivado仿真（无testbench） 实现步骤 新建一个工程并添加自己编写的Verilog文件 添加后vivado会自动识别文件中的module 创建block design文件，添加模块 添加前可能会有以下警告，等待一段时间即可。 再次右键，点击Add IP，添加以下模块 双击此模块可以设定各 阅读全文
posted @ 2023-11-25 12:11 moerjie 阅读(207) 评论(0) 推荐(0) 编辑