sasasatori

2024年7月1日

摘要： 8.3.2 PLL中的抖动与相位噪声在PLL中有若干种抖动源，具体来说包括：输入参考的抖动\(\phi_{in}\) VCO中的抖动环路滤波器产生的噪声分频器产生的噪声由于任何实际PLL中的抖动都相对较小，因此分析其在环路中和环路内的传播可以使用线性小信号模型。上面列出的噪声源出现在环路的阅读全文

posted @ 2024-07-01 21:00 sasasatori 阅读(267) 评论(0) 推荐(0) 编辑

模拟集成电路设计系列博客——8.3.1 抖动与相位噪声

摘要： 8.3.1 抖动与相位噪声不像大部分集成电路中的模拟信号以电压或电荷来承载信息，对于时钟波形来说，其重要方面在于其穿越某些特定阈值时的特定时间点。抖动是这些特定时间点上的随机偏差，而相位噪声是这些时间点上的随即偏差，相位噪声则是抖动的频域表示。由于抖动和相位噪声由热噪声和其他所有电路中存在的其他噪阅读全文

posted @ 2024-07-01 19:06 sasasatori 阅读(84) 评论(0) 推荐(0) 编辑

2024年6月29日

模拟集成电路设计系列博客——8.2.3 振荡器的相位噪声

摘要： 8.2.3 振荡器的相位噪声振荡器的相位噪声是一个基本特征。因为不存在一个无损失的振荡器（那就是永动机了），任何振荡器都需要一些有源电路来维持振荡，而这些有源电路会引入噪声。具体哪个器件引入了噪声的机理很微妙，到了后来才逐渐变得易于理解。但是，相位噪声的现象学事实是公认的，并且足以作为集成电路振荡阅读全文

posted @ 2024-06-29 22:20 sasasatori 阅读(140) 评论(0) 推荐(0) 编辑

模拟集成电路设计系列博客——8.2.2 LC振荡器

摘要： 8.2.2 LC振荡器 LC振荡器是调谐振荡器的一个例子。环形振荡器使用有源放大器级来提供环路不稳定性所需要的180°相移，调谐振荡器向反馈环路中插入调谐（谐振）电路来提供相移。在LC振荡器的例子中，谐振是由一个并联的LC电路实现的。一个简单的LC振荡器如下图(a)所示，其小信号差分半边电路如下图阅读全文

posted @ 2024-06-29 18:41 sasasatori 阅读(105) 评论(0) 推荐(0) 编辑

模拟集成电路设计系列博客——8.2.1 环形振荡器

摘要： 8.2.1 环形振荡器在这一章节，我们将介绍振荡器的基本概念。环路振荡器可以分成若干种，但两种主要的分类依据是直接产生正弦信号还是产生方波（或者三角波）信号输出。正弦波输出振荡器常被用于一些频率选择或者反馈电路的调谐电路，而方波输出振荡器常被用于一个非线性反馈电路例如弛豫振荡器或者环形计数器。使用阅读全文

posted @ 2024-06-29 17:31 sasasatori 阅读(781) 评论(0) 推荐(0) 编辑

2024年6月28日

模拟集成电路设计系列博客——8.1.3 锁相环的锁相过程

摘要： 8.1.3 锁相环的锁相过程为了理解PLL的锁相过程，我们可以考虑一个简单的例子。假定分频系数\(N=1\)，从而\(\phi_{div}=\phi\)。更进一步，假定输入信号一开始等于VCO的自由运行频率，系统一开始锁定在\(\phi_d=0\)，Dion给滤波器的输出\(V_{cntl}\)也阅读全文

posted @ 2024-06-28 20:25 sasasatori 阅读(56) 评论(0) 推荐(0) 编辑

模拟集成电路设计系列博客——8.1.2 锁相环的基本组件

摘要： 8.1.2 锁相环的基本组件压控振荡器（VCO）：PLL的一个关键组件是VCO，一个有着震荡输出的电路（以正弦波或者其他的时钟信号的形式），其频率取决于输入的控制电压\(V_{cntl}\)。因此，假定VCO的输出为随着时间缓慢变化的正弦电压，其可以通过下面的方程表示： \[V_{osc}(t)= 阅读全文

posted @ 2024-06-28 19:22 sasasatori 阅读(99) 评论(0) 推荐(0) 编辑

2024年6月27日

模拟集成电路设计系列博客——8.1.1 锁相环基本介绍

摘要： 8.1.1 锁相环基本介绍几乎所有的数字，射频电路以及大部分的模拟电路。不幸的是，集成电路振荡器本身并不适合用于高性能电路中的频率/时间参考源。一个主要的问题是它们的震荡频率并不能精确知道。更进一步的，集成电路振荡器的时钟抖动（可以被认为是频率上的随机波动）对于大部分应用来说太大。因此，集成电路只阅读全文

posted @ 2024-06-27 22:57 sasasatori 阅读(136) 评论(0) 推荐(0) 编辑

模拟集成电路设计系列博客——7.5.6 时间交错型ADC

摘要： 7.5.6 时间交错型ADC 我们可以通过将多个ADC做并行来实现非常高速的ADC[Black, 1980]。下图展示了一个四通道时间交错型ADC的架构图：此处，\(\phi_0\)是一个四倍于\(\phi_1\)到\(\phi_4\)的速率的时钟。此外，\(\phi_1\)到\(\phi_4\) 阅读全文

posted @ 2024-06-27 19:33 sasasatori 阅读(46) 评论(0) 推荐(0) 编辑

模拟集成电路设计系列博客——7.5.5 折叠型ADC

摘要： 7.5.5 折叠型ADC 我们刚了解完输入放大器的数量如何通过插值型架构来减少。但是对于一个N bit的ADC来说，仍然需要\(2^N\)个锁存比较器。这个大量的比较器数量可以通过折叠型ADC架构来减少。折叠型ADC架构类似于两步型ADC，一组LSB分离于一组MSB进行独立的查找。但是，相比两步型A 阅读全文

posted @ 2024-06-27 18:58 sasasatori 阅读(45) 评论(0) 推荐(0) 编辑

模拟集成电路设计系列博客——7.5.4 插值型ADC

摘要： 7.5.4 插值型ADC 插值型ADC如下图所示使用输入放大器，这些输入放大器在其阈值电压附近表现为线性放大器，但是可以在它们的差分输入够大时饱和。作为结果，后续的锁存器只需要决定放大器输出的符号，因为输入信号和阈值电压之差已经被放大。同时，连接到\(V_{in}\)的输入放大器数量通过在这些放大器阅读全文

posted @ 2024-06-27 16:53 sasasatori 阅读(30) 评论(0) 推荐(0) 编辑

模拟集成电路设计系列博客——7.5.3 两步型ADC

摘要： 7.5.3 两步型ADC 两步型ADC常被用于高速中精度的ADC。他们相比Flash ADC能够提供一些额外的优点。具体来说，两步型ADC需要更少的硅面积，消耗更少的能量，有着更小的电容负载，并且比较器需要分辨的电压相比Flash ADC更宽松。两步型ADC的吞吐率可以接近Flash ADC，尽管他阅读全文

posted @ 2024-06-27 15:21 sasasatori 阅读(44) 评论(0) 推荐(0) 编辑

2024年6月26日

模拟集成电路设计系列博客——7.5.2 周期型ADC

摘要： 7.5.2 周期型ADC 周期型ADC（或者叫算数ADC）与逐次比较型ADC的工作原理很像，但是与逐次比较型ADC每次减半参考电压不同，周期型ADC每次保持参考电压不变，而将误差电压放大两倍。一个有符号周期型ADC的流程图如下图所示：周期型ADC的结构图如下图所示[McCharles, 1977; 阅读全文

posted @ 2024-06-26 21:57 sasasatori 阅读(24) 评论(0) 推荐(0) 编辑

模拟集成电路设计系列博客——7.5.1 积分型ADC

摘要： 7.5.1 积分型ADC 积分型ADC是一种流行的对于慢速信号做高精度数据转换的方式。这类ADC有着非常低的失调与增益误差，且高度线性。更进一步的优势是积分型ADC在实现时仅仅需要很少的电路。积分型ADC的一个常用场景是用在测量仪器中，例如电压表或者电流表。双斜积分型ADC的简化架构图如下图所示：阅读全文

posted @ 2024-06-26 21:27 sasasatori 阅读(72) 评论(0) 推荐(0) 编辑

模拟集成电路设计系列博客——7.4.5 多比特Σ-Δ ADC

摘要： 7.4.5 多比特Σ-Δ ADC 尽管1bit过采样ADC有着可以实现高线性度的优点，但其也有一些缺点。例如，动态范围小；1bit过采样ADC可能会由于反馈中的高度非线性出现不稳定；还有闲音（idle tones）的问题，即当输入信号接近直流或者是一个幅值为很小的正弦波时，在输出端就会产生一个很明显阅读全文

posted @ 2024-06-26 19:12 sasasatori 阅读(62) 评论(0) 推荐(0) 编辑

模拟集成电路设计系列博客——7.4.4 Σ-Δ ADC的抽取滤波器

摘要： 7.4.4 Σ-Δ ADC的抽取滤波器有许多在过采样ADC中实现数字抽取滤波器的方式，这里我们会介绍多级和单级两种流行方法。首先介绍通过多级方法实现抽取滤波器，如下图所示：此处，第一级的FIR滤波器\(T_{sinc}(z)\)消除了许多量化噪声，使得其输出可以降采样到奈奎斯特频率的四倍（即\ 阅读全文

posted @ 2024-06-26 17:00 sasasatori 阅读(205) 评论(0) 推荐(0) 编辑

2024年6月25日

模拟集成电路设计系列博客——7.4.3 Σ-Δ ADC的调制器

摘要： 7.4.3 Σ-Δ ADC的调制器一个通用的\(\Delta \Sigma\)调制器与其线性模型如下图所示：这个结构被称作插值结构，类似于通过一个运放和反馈形成的放大器。在这个结构中，当运放增益很高时，反馈降低了运放输出级在反馈放大器输出信号中的低频噪声。在高频，当运放增益低时，噪声无法得到减小阅读全文

posted @ 2024-06-25 21:58 sasasatori 阅读(121) 评论(0) 推荐(0) 编辑

模拟集成电路设计系列博客——7.4.2 Σ-Δ ADC的系统架构

摘要： 7.4.2 Σ-Δ ADC的系统架构一个Σ-Δ 过采样ADC的架构如下图所示：第一级是一个连续时间抗混叠滤波器，需要限制输入信号低于过采样频率\(f_s\)的一半。当过采样率很大时，抗混叠滤波器往往可以分常见大，例如一个简单的RC低通滤波器。在抗混叠滤波器之后，连续时间信号\(x_c(t)\)被阅读全文

posted @ 2024-06-25 18:23 sasasatori 阅读(67) 评论(0) 推荐(0) 编辑

2024年6月24日

模拟集成电路设计系列博客——7.4.1 过采样ADC的基本介绍

摘要： 7.4.1 过采样ADC的基本介绍过采样ADC对于高精度，中低速应用来说非常流行。例如高质量数字音频处理和一些无线系统中的基带信号处理。它们如此流行的一个主要原因是过采样ADC降低了对于模拟电路的需求，转而需要更多复杂的数字电路。这种权衡随着亚微米CMOS工艺逐渐成熟，高速数字电路越来越容易实现而阅读全文

posted @ 2024-06-24 21:50 sasasatori 阅读(73) 评论(0) 推荐(0) 编辑

In-/Near-Memory Computing 《存内/近存计算》

摘要： In-/Near-Memory Computing 《存内/迳存计算》作者：Daichi Fujiki, Xiaowei Wang, Arun Subramaniyan, and Reetuparna Das University of Michigan, Ann Arbor 翻译： Yiyang 阅读全文

posted @ 2024-06-24 20:53 sasasatori 阅读(613) 评论(1) 推荐(0) 编辑

Loading

公告