摘要：
Yiyang Yuan (袁易扬) Research Interests Compute-In-Memory, Resistive Random Access Memory, Artificial Intelligence, Brain-Machine Interface Education Sep 阅读全文
摘要：
这里的资料来源于《Synopsys® Timing Constraints and Optimization User Guide, Version P-2019.03-SP4, September 2019》 下面图中这几种情况都是我在实际项目中碰到过的，因此有必要单独做个说明。 第一个是同步派生 阅读全文
摘要：
《综合与Design Compiler》笔记 一直没系统的整理过DC这块的东西，这里借助一个挺好的文档《综合与Deisgn Compiler》以及我自己的经验和理解来归总一下。 1. 综合是什么 综合是使用软件的方法来设计硬件，然后将门级电路实现与优化的工作留给综合工具的一种设计方法。它是根据一个系 阅读全文
摘要：
聊聊LLMs与CIM 1. LLMs的近况 首先对LLMs，即大语言模型做个简单的回顾，之前也写过长文介绍过来龙去脉。我们知道目前LLMs的基础是2017年提出的Transformer模型结构，更准确的说，现在LLMs中的主流方案是使用Decoder only的Transformer架构。LLMs的 阅读全文
摘要：
Spyglass Lint工具可以用于RTL代码检查，包括了语法检查，位宽不匹配检查，综合性检查等。尽管我们知道Design Compiler也具备Lint功能，但Spyglass作为专用Lint工具有着更好的性能。 一般Spyglass Lint操作可以插入到RTL编写阶段，在综合前对代码质量进行 阅读全文
摘要：
随手弄了个Synopsys数字前端工程自动产生脚本，使用方式是在要创建工程的路径下python env_setup.py即可自动创建工程文件夹，随后进入prj子文件夹使用makefile调用工具即可。 写的比较仓促，有的功能没怎么测到，欢迎有bug或者修改意见在评论区反馈。 env_setup内容： 阅读全文
摘要：
Tape-out Checklist Form Check Item Description Yes/No Note 设计文档检查 设计文档完善且与最新设计版本保持一致 验证文档检查 验证文档完善且记录了全部验证用例及结果 验证范围检查 验证条目已经覆盖了所有的电路模块以及整体电路 功能覆盖率检查 阅读全文
摘要：
RRAM流片调试心得 去年进行了一次RRAM的流片工作，也是人生第一次流片，一些工作细节不便涉及，但是可以谈谈这次流片以及后续测试中碰到的问题，以便后续查阅。 芯片于UMC完成180nm的CMOS前道工艺，共生长5层金属（到V5），随后出Fab，送到所里生长RRAM和M6完成后道工艺，版图需要遵守工 阅读全文
摘要：
manuscript和figure使用官网提供的模板（manuscript使用Arial Narrow字体，12pt，单栏，双倍行距，figure在2024年更新了模板，直接把图片导入模板中即可） manuscript和figure分别提交（以pdf形式） manuscript连带标题空格等不超过1 阅读全文
摘要：
SRAM的Write Assist与Read Assist 简介 随着工艺节点的不断提升，诸如阈值电压的偏差，以及供电电压的减小，寄生电阻电容的影响等，都会越来越影响SRAM的稳定性。因此需要通过write Assist和Read Assist方法来提升SRAM的写入能力，可读性以及稳定性。 具体来 阅读全文
摘要：
大模型的推理加速综述 这次在CCF Chip会议还听到了许多对于大模型的研究报告，感觉非常有趣，现就几个比较有趣的技术点来阐述一下大模型推理加速时的细节问题。这里姑且对量化稀疏等基础通用方法不作太多论述，更多集中在大模型推理本身的一些有趣的加速技术上。 重点关注三个重要技术，Prefill & De 阅读全文
摘要：
DRAM PIM综述 简介 前不久去上海参加了CCF Chip会议，听到了一些ISCA上关于DRAM PIM的工作，感觉非常有趣。ISSCC上除了DRAM PIM，还能见到很多eDRAM CIM类的工作，但是大体思路和目前架构那边做的DRAM PIM的思路差别还是挺大的，eDRAM主要还是片上集成， 阅读全文
摘要：
最近测试有些进展，但也碰到了许多令人尴尬的问题。 但问题不大，吸取经验教训才能进步。 说回到这次碰到的问题。片上做的i2c接口实测时发现读取出现问题，体验了一波从实测追溯到仿真的过程。具体来说： 如果有一套fpga代码有一套asic代码，版本管理做好，确保一致性 fpga验证pass不能代表asic 阅读全文
摘要：
对IC Flow的反思 博士期间已经经历过三次流片了，由于基本上没人带着走过流片的flow，很多事情自己第一次上手时主打一个误打误撞。所以每次流片结束之后，做复盘与反思就显得尤为重要。 这里还是对一些重要的个人认为的原则做一下记录，姑且当作checklist。 设计阶段 必须明确了设计目标，功能模块 阅读全文
摘要：
SRAM CIM的后续发展之我见 目前CIM技术已经应用在诸多存储器上，如主流存储器SRAM，DRAM，Flash，以及新型NVM，如RRAM，PCM，FeRAM，MRAM等。其中SRAM CIM是一个进展较快的方向，主要受益于其工艺上的成熟性，与CMOS先进工艺的高度兼容，并且SRAM的高速度也是 阅读全文
摘要：
主要是需要使用虚拟机ubuntu上的cmake环境，但是为了GUI又不想搞WSL，在虚拟机上再装一个vscode又有点卡，所以用了这招。 基本上网上的方法照着来就行了。几个简单的小步骤稍微记录一下。 给虚拟机安装一下openssh并修改配置开放22端口（就很简单的跟着[1]来就行了） 虚拟机ifco 阅读全文
摘要：
模拟集成电路设计 10 结语 写下结语二字的时候，心情是复杂的，既有轻松亦有沉重。 轻松之处在于，这件耗时整整一年（从23年7月份开始启动，到24年7月份完成），总共15万余字的漫长博客系列，终于被我填完了。没有半途而废，善始善终，几乎把平时科研的空余时间都花费在这一件事上，如今回头看自己一路走来的 阅读全文
摘要：
模拟集成电路设计 9.4 ESD保护单元 ESD，即electrostatic discharge（静电放电）是集成电路设计中的一个经典问题。通常在电路的生产和使用过程中，很容易由于各种原因积累大量的静电电荷，一旦产生静电放电，极高的静电电压（可能\(>1000V\)）会对电路产生不可逆的破坏。因此 阅读全文
摘要：
模拟集成电路设计 9.3 采样保持电路 采样保持电路是集成电路中的一个重要组件，尤其是在数据转换器中。在许多情况下，使用采样保持（在数据转换器的前端）可以大大减少由于转换器内部操作中的延迟时间略有不同而导致的误差。 采样保持电路的一种最简单的实现方式如下图所示，当\(\phi_{clk}\)为高时， 阅读全文
摘要：
模拟集成电路设计 9.2 电平转换器 电平转换器是集成电路设计中的一个重要部分，常用于芯片多电压域低功耗设计和I/O中。我们知道在集成电路中，I/O电压与Core电压常常处于两个不同的电压域，因此我们需要使用电平转换器（level shifter）来将I/O电压降低到Core电压，或者将Core电压 阅读全文
摘要：
模拟集成电路设计 9.1 比较器 比较器可能是继放大器之后第二常用的电路元件，比较器用于判断一个信号是否大于或小于零，或者比较一个信号是否大于另一个。如我们之前的章节所见，比较器在ADC中非常常用。在其他的应用中也经常出现比较器，例如数据传输，开关电源稳压器等等。 一种最简单的比较器实现方式是使用开 阅读全文