09 2024 档案

数字asic流程实验（EX2）Spyglss Lint
摘要：Spyglass Lint工具可以用于RTL代码检查，包括了语法检查，位宽不匹配检查，综合性检查等。尽管我们知道Design Compiler也具备Lint功能，但Spyglass作为专用Lint工具有着更好的性能。 一般Spyglass Lint操作可以插入到RTL编写阶段，在综合前对代码质量进行 阅读全文
posted @ 2024-09-06 21:27 sasasatori 阅读(414) 评论(0) 推荐(0) 编辑
Synopsys数字前端工程自动产生脚本
摘要：随手弄了个Synopsys数字前端工程自动产生脚本，使用方式是在要创建工程的路径下python env_setup.py即可自动创建工程文件夹，随后进入prj子文件夹使用makefile调用工具即可。 写的比较仓促，有的功能没怎么测到，欢迎有bug或者修改意见在评论区反馈。 env_setup内容： 阅读全文
posted @ 2024-09-04 22:45 sasasatori 阅读(336) 评论(0) 推荐(0) 编辑
Tape-out Checklist Form
摘要：Tape-out Checklist Form Check Item Description Yes/No Note 设计文档检查 设计文档完善且与最新设计版本保持一致 验证文档检查 验证文档完善且记录了全部验证用例及结果 验证范围检查 验证条目已经覆盖了所有的电路模块以及整体电路 功能覆盖率检查 阅读全文
posted @ 2024-09-03 22:27 sasasatori 阅读(199) 评论(0) 推荐(2) 编辑
RRAM流片调试心得
摘要：RRAM流片调试心得 去年进行了一次RRAM的流片工作，也是人生第一次流片，一些工作细节不便涉及，但是可以谈谈这次流片以及后续测试中碰到的问题，以便后续查阅。 芯片于UMC完成180nm的CMOS前道工艺，共生长5层金属（到V5），随后出Fab，送到所里生长RRAM和M6完成后道工艺，版图需要遵守工 阅读全文
posted @ 2024-09-03 21:55 sasasatori 阅读(452) 评论(1) 推荐(1) 编辑

主题色彩