Loading

2024年6月19日
模拟集成电路设计系列博客——7.2.3 每阶段k-bit流水线ADC
摘要： 7.2.3 每阶段k-bit流水线ADC 通过增加中间级增益和每级的比较器可以在每级解析多于1比特。信号流图类似之前介绍的每次迭代2比特的逐次逼近型ADC。一个通用的k比特级如下图所示： k比特副ADC的非线性可以通过增加额外的比较器通过数字方式来校正，类似于每级1.5比特架构[Lewis, 199 阅读全文
posted @ 2024-06-19 19:05 sasasatori 阅读(15) 评论(0) 推荐(0) 编辑