Loading

摘要: 原定5.9提交数据,因为一些原因9号没来得及完成,遂申请延期到12号,但因为一些突发情况,12号的班车也赶不上了。先痛定思痛,对此次失败做如下总结: 1. 管理 时间规划上过度乐观,规划时仅给完整版图预留了一周时间,但实践证明这个时间是完全不够的。考虑到各种可能的突发情况,拼版后还需要检查drc和l 阅读全文
posted @ 2023-05-10 23:50 sasasatori 阅读(427) 评论(0) 推荐(0) 编辑
摘要: SystemVerilog for Design Edition 2 Chapter 4 SystemVerilog User-Defined and Enumerated Types SystemVerilog makes a significant extension to the Verilo 阅读全文
posted @ 2023-05-10 22:10 sasasatori 阅读(753) 评论(0) 推荐(0) 编辑