04 2023 档案
摘要：SystemVerilog for Design Edition 2 Chapter 2 SystemVerilog Declaration Spaces Verilog only has limited places in which designers can declare variables
阅读全文
摘要：## SystemVerilog for Design Edition 2 Chapter 1 Introduction to SystemVerilog: This chapter provides an overview of SystemVerilog. The topics presente
阅读全文
摘要：SystemVerilog for Design Edition 2 Catalog 在之前的工作中感受到了verilog建模的低效性，遂开始接触chisel，systemverilog等其他硬件设计语言。目前硬件设计语言的trend如下所示： Part 10: The 2022 Wilson Re
阅读全文
摘要：使用python编写了两个优化工作流的小脚本。在前端设计工作时，我的工作流是：初步规划端口（markdown）-> 初步rtl代码设计（verilog）-> 完整rtl代码设计（verilog）-> 输出最终端口（markdown） 所以这里涉及两个可以自动化的步骤，一个是把我用markdown下画
阅读全文
摘要：简介 C++一直不是我的主力编程语言，何况众所周知C++学习曲线之陡峭，尽管如此我还是动了挑战一下用ai写一下c++程序的念头，事实证明ai非常高效的帮助我完成了我的目标，在很短的工作时间里帮助我写完了一个简单的汇编器，我目前主要使用new bing作为ai助手，我们的完整QA如下： QA过程 Q：
阅读全文