设计文档检查 |
设计文档完善且与最新设计版本保持一致 |
|
|
验证文档检查 |
验证文档完善且记录了全部验证用例及结果 |
|
|
验证范围检查 |
验证条目已经覆盖了所有的电路模块以及整体电路 |
|
|
功能覆盖率检查 |
数字设计规定模块功能覆盖率验证达标 |
|
|
代码覆盖率检查 |
数字设计规定模块代码覆盖率验证达标 |
|
|
工艺角仿真检查 |
模拟设计规定模块工艺角仿真查验无误 |
|
|
蒙特卡洛仿真检查 |
模拟设计规定模块蒙特卡洛仿真查验无误 |
|
|
混合仿真检查 |
数字模拟模块接口混合仿真查验无误 |
|
|
回归测试检查 |
最新的代码/电路已经通过全部回归测试 |
|
|
综合前检查 |
数字设计RTL代码无误,SDC约束编写符合设计文档 |
|
|
Spyglass检查 |
数字设计RTL通过Spyglass检查,报告分析无问题 |
|
|
综合后检查 |
数字设计综合后report_design,report_timing报告分析无问题 |
|
|
综合一致性检查 |
数字设计综合后网表Formality检查通过 |
|
|
网表仿真检查 |
数字设计DC综合后网表仿真回归测试通过 |
|
|
后端报告检查 |
数字设计timing signoff报告分析各工艺角无时序违例 |
|
|
后端一致性检查 |
数字设计DC后端网表Formality检查通过 |
|
|
后仿真检查 |
数字设计时序反标网表后仿真检查通过,模拟设计后仿真通过 |
|
|
Logo检查 |
芯片上有Logo便于bonding确定正方向 |
|
|
LVS检查 |
芯片整体LVS检查无误 |
|
|
DRC检查 |
芯片整体DRC检查无误 |
|
|
ANT检查 |
芯片整体ANT检查无误 |
|
|
GDS检查 |
上传的GDS进行checksum检查无误 |
|
|
Tape-out检查 |
对照Foundry的Tape-out Form和报告检查无误 |
|
|
【推荐】国内首个AI IDE,深度理解中文开发场景,立即下载体验Trae
【推荐】编程新体验,更懂你的AI,立即体验豆包MarsCode编程助手
【推荐】抖音旗下AI助手豆包,你的智能百科全书,全免费不限次数
【推荐】轻量又高性能的 SSH 工具 IShell:AI 加持,快人一步
· 阿里最新开源QwQ-32B,效果媲美deepseek-r1满血版,部署成本又又又降低了!
· 开源Multi-agent AI智能体框架aevatar.ai,欢迎大家贡献代码
· Manus重磅发布:全球首款通用AI代理技术深度解析与实战指南
· 被坑几百块钱后,我竟然真的恢复了删除的微信聊天记录!
· AI技术革命,工作效率10个最佳AI工具
2023-09-03 模拟集成电路设计系列博客——2.1.2 两级放大器的频率响应