摘要：文章目录 ISE14.7 的 LogiCORE IP FIFO Generator 仿真学习前言IP核的配置仿真验证复位后FIFO满标志数据写入 数据读取可编程满和可编程空信号 附录软件版本仿真代码参考资料 ISE14.7 的 LogiCORE IP FIFO Generator 仿真学习 前言 基 阅读全文

摘要：文章目录 正文IP核的配置仿真验证数据写入读取数据使能信号位宽转换 附录软件版本参考资料仿真代码 正文 学习使用Xilinx FPGA的双端口RAM,其框图如图所示。 IP核的配置 BRAM的配置按照寻求配置即可，唯一需要注意的地方就是输出寄存器的配置，这里，A端口都不选择，B端口都选择，对比查看两 阅读全文

摘要：文章目录 前言一、在哪里可以找到？二、在手册什么部分1.Output Drive Strength Attribute2.如何设置 总结 前言 在直接使用FPGA的引脚驱动某些器件时，需要考虑IO口的驱动能力，为此找了Spartan-6的很多手册，终于在UG381中翻到了这部分资料。 一、在哪里可以 阅读全文

摘要：文章目录 前言一、数据传输速率与距离二、电平标准1.差分信号2.单端信号 前言 我们常见的电平标准有很多，单端的例如LVTTL,差分的例如LVDS。但在实际使用时，却有以下几个问题。 1.应该在哪里使用？ 2.有什么好处？ 3.有什么限制？ 一、数据传输速率与距离 在高速率传输情况下，我们基本使用差 阅读全文

摘要：文章目录 导读组合逻辑时序逻辑组合逻辑设计之译码器译码器138译码器Verilog实现仿真脚本的编写仿真时间模块例化激励信号的产生 仿真结果 导读 在数字电路中可以根据电路功能的不同分为组合逻辑电路与时序逻。 组合逻辑 组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来 阅读全文