现在常用的电平标准有TTLCMOSLVTTLLVCMOSECLPECLLVPECLRS232RS485等,还有一些速度比较高的 LVDSGTLPGTLCMLHSTLSSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。

TTL
Transistor-Transistor Logic 三极管结构。
Vcc
5VVOH>=2.4VVOL<=0.5VVIH>=2VVIL<=0.8V
因为2.4V5V之间还有很大空闲,对改善噪声容限并没什么好处,又会白白增大系统功耗,还会影响速度。所以后来就把一部分掉了。也就是后面的LVTTL
LVTTL
又分3.3V2.5V以及更低电压的LVTTL(Low Voltage TTL)

3.3V LVTTL

Vcc
3.3VVOH>=2.4VVOL<=0.4VVIH>=2VVIL<=0.8V

2.5V LVTTL

Vcc
2.5VVOH>=2.0VVOL<=0.2VVIH>=1.7VVIL<=0.7V
更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片,使用时查看芯片手册就OK了。

TTL
使用注意:TTL电平一般过冲都会比较严重,可能在始端串22欧或33欧电阻;                TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。

CMOS
Complementary Metal Oxide Semiconductor   PMOS+NMOS
Vcc
5VVOH>=4.45VVOL<=0.5VVIH>=3.5VVIL<=1.5V
相对TTL有了更大的噪声容限,输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL,出现了LVCMOS,可以与3.3VLVTTL直接相互驱动。

3.3V LVCMOS

Vcc
3.3VVOH>=3.2VVOL<=0.1VVIH>=2.0VVIL<=0.7V

2.5V LVCMOS

Vcc
2.5VVOH>=2VVOL<=0.1VVIH>=1.7VVIL<=0.7V

CMOS
使用注意:CMOS结构内部寄生有可控硅结构,当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时,电流足够大的话,可能引起闩锁效应,导致芯片的烧毁。

ECL
Emitter Coupled Logic 发射极耦合逻辑电路(差分结构)
Vcc=0V
Vee-5.2VVOH=-0.88VVOL=-1.72VVIH=-1.24VVIL=-1.36V
速度快,驱动能力强,噪声小,很容易达到几百M的应用。但是功耗大,需要负电源。为简化电源,出现了PECL(ECL结构,改用正电压供电)LVPECL
PECL
Pseudo/Positive ECL
Vcc=5V
VOH=4.12VVOL=3.28VVIH=3.78VVIL=3.64V
LVPELC
Low Voltage PECL
Vcc=3.3V
VOH=2.42VVOL=1.58VVIH=2.06VVIL=1.94V

ECL
PECLLVPECL使用注意:不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。以上三种均为射随输出结构,必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL:直流匹配时用130欧上拉,同时用82欧下拉;交流匹配时用82欧上拉,同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。)

前面的电平标准摆幅都比较大,为降低电磁辐射,同时提高开关速度又推出LVDS电平标准。
LVDS
Low Voltage Differential Signaling
差分对输入输出,内部有一个恒流源3.5-4mA,在差分线上改变方向来表示01。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。
LVDS
使用注意:可以达到600M以上,PCB要求较高,差分线要求严格等长,差最好不超过10mil(0.25mm)100欧电阻离接收端距离不能超过500mil,最好控制在300mil以内。
下面的电平用的可能不是很多,篇幅关系,只简单做一下介绍。如果感兴趣的话可以联系我。

CML
:是内部做好匹配的一种电路,不需再进行匹配。三极管结构,也是差分线,速度能达到3G以上。只能点对点传输。

GTL
:类似CMOS的一种结构,输入为比较器结构,比较器一端接参考电平,另一端接输入信号。1.2V电源供电。
Vcc=1.2V
VOH>=1.1VVOL<=0.4VVIH>=0.85VVIL<=0.75V
PGTL/GTL+

Vcc=1.5V
VOH>=1.4VVOL<=0.46VVIH>=1.2VVIL<=0.8V

HSTL
是主要用于QDR存储器的一种电平标准:一般有V&not;CCIO=1.8VV&not;&not;CCIO= 1.5V。和上面的GTL相似,输入为输入为比较器结构,比较器一端接参考电平(VCCIO/2),另一端接输入信号。对参考电平要求比较高(1%精度)
SSTL
主要用于DDR存储器。和HSTL基本相同。V&not;&not;CCIO=2.5V,输入为输入为比较器结构,比较器一端接参考电平1.25V,另一端接输入信号。对参考电平要求比较高(1%精度)
HSTL
SSTL大多用在300M以下。

系统分类: 接口电路   |   用户分类: 电路基础   |   来源: 无分类