摘要：
目的 Riffa是一个基于FPGA的PCIe接口通信框架，用于解析PCIe发送的TLP包，并转换成数据流形式的读写请求，主要用于高速数据通信。相比于网上已有的如何在FPGA上使用Riffa的资料，笔者决定采用自顶向下的分析方法，先从Riffa的Linux Driver入手，分析上位机软件是如何完成数 阅读全文
摘要：
1、引言 对于在FPGA端侧进行CNN卷积神经网络加速，合适的量化方法不仅能够有效的提升DSP在单位周期内的操作数，同样也能够降低对存储空间、片内外交互带宽、逻辑资源等的需求。例如采用16Bit量化方式，每个DSP可以进行1次乘法运算；采用8Bit量化方式，DSP可以进行2次乘法运算，这个在之前的博 阅读全文
摘要：
1、引言 Xilinx器件自带的DSP48E乘法器能够实现18x27位的乘法和高达48位的累加，关于Xilinx的DSP如何实现INT8的优化，官方早在2016年发布的WP486白皮书中已经给出了明确的指引。其设计思路是将两组具备同一系数的INT8乘法计算经过移位拼接，实现由单个DSP完成两组INT 阅读全文
摘要：
1.引言 本文的主要内容是对tflite参数提取的后续补充（Tensorflow中tflite权重参数提取与推理过程示意：https://www.cnblogs.com/ruidongwu/p/14294009.html）。当获取到tflite后的参数，如果需要在嵌入式平台（例如MCU），现有能够支 阅读全文
摘要：
1、引言 我们在FPGA上进行数据处理或者信号处理时，通常会遇到从片外存储器(DDR)读取数据至片内，或者将片内的结果直接暂存至片外(DDR)。其中以Xilinx家的DMA控制器（英文全称：AXI Direct Memory Access）的读取功能(Read Channel)为例，能够通过AXI总 阅读全文
摘要：
1、引言 最近一段时间在对卷积神经网络进行量化的过程中，阅读了部分论文，其中对于谷歌在CVPR2018上发表的论文“Quantization and Training of Neural Networks for Efficient Integer-Arithmetic-Only Inference 阅读全文
摘要：
1、引言 最近由于实验需求，要将图片通过屏幕显示出来，正常来讲使用的ZYNQ平台能够支持DisplayPort(UltraScale系列支持)、HDMI或者VGA，但是通常这类显示方式容易占用大量的带宽，而我其实真正需要的只是一种图片的显示结果，并且是那种对于软件应用层面比较容易编写程序的。理论上来 阅读全文
摘要：
文件里面包含了原理图、引脚定义、硬件手册。 FZ3-2019-12-30.pdf FZ3管脚定义.xls FZ3硬件手册.pdf 点击我下载 点我下载Vivado参考工程 阅读全文
摘要：
1、引言 最近在学习sklearn库中SVM算法中C-SVC多分类的相关应用，但是在sklearn中关于如何提取训练后的参数，并脱离原有的sklearn库，甚至脱离原有的python开发环境，在新的平台和系统中使用训练后的参数完成前向推理，是本文所需要讲述的内容。由于笔者主要从事于嵌入式平台（包括但 阅读全文