2020年3月4日
FPGA基础学习(11) -- FIFO设计（style#1）
摘要： FIFO是跨时钟域数据传输中常用的缓存器。一般情况下，自己设计的异步FIFO（无特殊说明以下均简称FIFO）虽然能应付90~99%的场景，但是由于设计缺陷，导致在1%的极端情况下会出问题，还不容易发现，所以设计合理的FIFO至关重要。 对于同步FIFO，因为读写属于同一时钟域，可以直接采用计数的方式 阅读全文
posted @ 2020-03-04 14:03 肉娃娃 阅读(1873) 评论(0) 推荐(2) 编辑