ronnielee

摘要： 组合逻辑电路 HDL VHDL Verilog 趋势： 硬件软化 抽象形式 Algotirhmic level 算法级 Register transfer level 寄存器级 Gate level 与或非，完备的 门级 Switch level（系统级别） 布尔逻辑或位运算 模块 输入输出接口 e 阅读全文