时序逻辑电路的设计
摘要：时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输入，还与前一时刻输入形成的状态有关。这跟组合逻辑电路相反，组合逻辑的输出只会跟目前的输入成一种函数关系。换句话说，时序逻辑拥有储存元件来存储信息，而组合逻辑则没有。 常见的基于时序逻辑的功能电路有很多种，本节将以最常用也是最基础的的计数器为例介
阅读全文
posted @ 2022-05-03 16:42
05 2022 档案
posted @ 2022-05-03 16:42
