FPGA的PLL配置电路

PLL配置电路负责FPGA全局时钟的倍频或者分频，十分重要。FPGA的频率能运行多高，很大程度上取决于电源的纹波系数，以及PLL的电路设计（在器件特性范围内）。手册中要求VCCA必须有磁珠+电容滤波，纯净的电压才能保证PLL的性能。

在PCB设计中，器件必须按照原理图顺序从大到小排布，为了达到更高的主频，根据手册中的推荐，每一个器件都有各自独立的作用，不可省略。大部分开发板为了节约板材成本，甚至已经精简到2个0.1uF的陶瓷电容，尽管在低频领域没有太大问题，但是当提高主频时，由于设计简陋，势必无法达到更高频率。