时序逻辑电路的设计
摘要：时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输入，还与前一时刻输入形成的状态有关。这跟组合逻辑电路相反，组合逻辑的输出只会跟目前的输入成一种函数关系。换句话说，时序逻辑拥有储存元件来存储信息，而组合逻辑则没有。 常见的基于时序逻辑的功能电路有很多种，本节将以最常用也是最基础的的计数器为例介
阅读全文
posted @ 2022-05-03 16:42
随笔分类 - FPGA学习笔记
FPGA配置电路设计
摘要：Cyclone IV E FPGA要能够正常的工作，除了需要合理的供电外，还需要有正确的配置电路。 Cyclone IV E FPGA是基于SRAM的结构的，而SRAM中的数据掉电就会丢失，因此系统上电后，必须要由配置电路将正确的配置数据加载到SRAM中，然后FPGA才能够正常的运行。 Cyclon
阅读全文
posted @ 2022-04-19 17:29
FPGA_IO Bank供电方案
摘要：Cyclone IV E FPGA器件中，每个器件的IO口都分成了8组，每一组称为一个IO Bank。 同一个Bank中的所有IO供电相同，各个Bank的IO供电都可以不同，IO供电支持1.2V、1.5V、1.8V、2.5V、3.0V、3.3V多种电平标准。 具体的可根据该Bank上的IO功能确定
阅读全文
posted @ 2022-04-19 16:30
FPGA-PLL模拟供电方案
摘要：Cyclone IV E FPGA器件中，PLL电路需要两种供电，分别为模拟部分和数字部分供电。 PLL数字部分供电电压为1.2V，可直接使用内核供电电源提供。当然，如果有更高要求，也可以给PLL数字部分单独设计电源。 PLL模拟部分仅需最大200mA的供电电流，不过由于是模拟电路，对电源稳定性要求
阅读全文
posted @ 2022-04-19 16:15
FPGA使用DCDC设计内核供电方案笔记
摘要：使用DCDC电路，在提供更大输出电流的同时，可以提高电源转换电路效率，更加节能。 在设计时，可以使用NCP1529型专用DCDC降压器来设计该转换电路。 NCP1529输入电压范围为2.7V~5.5V，输出电压范围为0.9V~3.9V，可持续稳定的输出高达1A的电流。应对FPGA的内核功耗绰绰有余。
阅读全文
posted @ 2022-04-19 15:53
FPGA板Layout注意事项
摘要：针对PCB的电源线宽， 1.在有条件的情况下，应尽量采用单独的电源层和地层进行供电。采用电源网络总线时，网孔越多越好，以形成许多嵌套的网孔；同时总线要尽量宽，以达到均衡电流、降低噪声的目的。 2.电源的走线不能中间细两头粗，以免在上面产生过大的压差。走线不能突然拐弯，拐弯最好采用大于90°的钝角，如
阅读全文
posted @ 2022-04-13 21:22
FPGA的PLL配置电路
摘要：PLL配置电路负责FPGA全局时钟的倍频或者分频，十分重要。FPGA的频率能运行多高，很大程度上取决于电源的纹波系数，以及PLL的电路设计（在器件特性范围内）。手册中要求VCCA必须有磁珠+电容滤波，纯净的电压才能保证PLL的性能。 在PCB设计中，器件必须按照原理图顺序从大到小排布，为了达到更高的
阅读全文
posted @ 2022-04-13 20:48
FPGA供电系统
摘要：EP4CE15F12C8N电源方案设计 LDO为低压差转换芯片（至少几百mV压差才能转换），由于LDO的输入电流基本上的等于输出电流，如果输入、输出的压差太大，将导致损耗在LDO上的能量很大。 DC/DC是利用开关方式实现的电压转换，模拟器件工作在开通或者关断状态，因而工作损耗相对于LDO小。如果输
阅读全文
posted @ 2022-04-13 20:40
