08 2024 档案

摘要:1.report clock signals converging on a mux slave_adc是在mclk下进行同步,adc_bclk_i则是来自外部,因此切换bclk可能导致毛刺。 可以通过切换之前先关闭后级的相关模块。或者不会同时使用,sdc里设置logical exclusive 2 阅读全文
posted @ 2024-08-22 11:03 十五分钟 阅读(99) 评论(0) 推荐(0) 编辑