摘要：之前用FPGA做过视频时序方面的设计，现将视频时序的设计方法分享给大家，希望对大家有所帮助。 时序部分可以参考CEA-861D，VESA时序标准。 1080P一帧视频中，一行有2200个像素，其中280个像素为消影区像素，1920个像素为有效像素。 一场有1125行，其中45行为消影区，1080个有 阅读全文
如何调用Altera FPGA的内嵌乘法器
2019-05-02 21:00 by 江南夜色下的小桥屋檐, 1094 阅读, 1 推荐, 收藏, 编辑
摘要：再QuartusII 18.0 中执行入下步骤:1、Tools -> IP catalog。2、在右侧的IP catalog中，输入Arithmetic（运算），选择LPM_MULT或者ALTFP_MULT，并给它取个名字，然后点击next，选择要用VHDL代码还是Verilog代码。3、出现了相应 阅读全文
基于FPGA视频时序生成中的库文件
2019-04-20 18:43 by 江南夜色下的小桥屋檐, 292 阅读, 0 推荐, 收藏, 编辑
摘要：上一篇分享了一个视频时序生成代码，下面我根据之前项目中用到的时序，对各个参数做了库文件，方便调用。 阅读全文
基于FPGA的序列检测器10010
2019-04-20 13:26 by 江南夜色下的小桥屋檐, 1839 阅读, 0 推荐, 收藏, 编辑
摘要：最近在学习状态机，用状态机实现序列检测器10010. 思路如下： 1. S0代表当前数据0，如果检测到0就停在S0，如果检测到1就进入S1。 2. S1代表当前数据1，如果检测到0就进入S2，如果检测到1就停在S1。 3. S2 代表数据10，如果检测到0就进入S3，如果检测到1就回到S1。 4. 阅读全文