摘要：
SDRAM驱动需要两个时钟，一个是控制时钟，一个是驱动时钟，这两个时钟有一个相位差，如何产生高精度的时钟是SDRAM能够正常工作的关键，采用FPGA内部动态可重置PLL生成SDRAM所需要的时钟频率。 1.PLL 上图是PLL的 官方文档中的内容。PLL主要由前N分频计数器（pre-divider... 阅读全文
摘要：
上一篇博客主要讲解了一下SDRAM整体结构以及PCB方面的注意事项。接下来讲解一下需要用到的一些命令。 1.常用命令的缩写 上述是常用到的一些指令集。 2.模式寄存器 （1）突发长度 通过对A0~A11的控制来实现SDRAM的常用配置。首先A0~A2是突发长度的控制。突发长度的控制如下图，有突发长度 阅读全文