摘要：
上图是terasic公司提供的SDRAM控制器，大部分已经封装好，我们需要修改其中部分代码，以此来实现我们自己需要的功能。 1.PLL时钟设定 首先上面的sdram_pll.v中产生上一篇博客所需要的“驱动时钟”和“控制时钟”，这两个时钟由于PCB走线延时，两个时钟会有一定的时间差，一般会设定在-... 阅读全文
摘要：
前面几篇博客已经讲到了关于0V7725的相关驱动问题，那么OV7725驱动成功之后，设定OV7725输出RGB565格式，那么对于640x480x16，那么若是选用FIFO，应该设置为位宽16bit，存储深度为30万，但是这样是不现实的。所以采用存储深度更大的SDRAM来实现数据的缓存。 要么对于... 阅读全文