摘要：
手记&版本更新记录 阅读全文
摘要：
对于xilinx平台来说，首先请参考ug086文档Memory Interface Solutions User Guide (UG086) 在使用 FPGA 通过 APP MIG 操作 DDR 时，通常涉及以下几个层次： 1. User 层 应用程序：编写用户应用程序来控制和操作 DDR。可以使用 阅读全文
摘要：
掩码这个概念在以太网中也有运用，掩码通常用于子网和IP地址的管理。子网掩码是32位的二进制数，连续的1表示网络部分，连续的0表示主机部分。根据IP地址和子网掩码，可以计算网络地址和广播地址。如，对于IP地址192.168.1.1和子网掩码255.255.255.0，网络地址是192.168.1.0， 阅读全文
摘要：
加扰有利于数据传输的可靠性和保密性。 目的 减少连续的0或1：在数据传输中，长时间的连续0或1可能会导致时钟恢复困难和传输错误。加扰可以打破这些连续的比特，确保时钟信号能够正确恢复和同步。 改善频谱特性：加扰能够使信号的频谱特性更加平滑，减少特定频率成分的突发，从而减少对特定频段的干扰，提高信号的传 阅读全文
摘要：
高速收发器目录 详解 GTX参考时钟及共享逻辑（高速收发器一） 如何理解GTX发送通道相关模块？（高速收发器二） 如何理解GTX接收通道相关模块？（高速收发器三） 深入解析GTX收发器的时钟架构与数据位宽关系（高速收发器四） 8B10B编码（高速收发器五） DDR速率如何计算？ 常见的DDR4-32 阅读全文
摘要：
情况常常是100MHz以下的简单工程不需要做很多约束，裕量绰绰有余，但是涉及到100MHz以上的工程，如DDR4的300MHz，时序约束就显得尤为重要了 常规流程 建立工程 先新建一个工程，实现一个单BIT的FIFO，代码如下 library IEEE; use IEEE.STD_LOGIC_116 阅读全文
摘要：
结构调整 结构调整是提高时域性能的一种方法，它是在不改变原有组合逻辑功能的前提下，通过调整其内部逻辑门之间的连接关系，来达到减少逻辑门级数的目的，进而提高时域性能的方法。举例如下：现在有同步输入总线A、B、C、D，需要在下一时钟周期就能以寄存的方式输出它们的和SUM。那么通常来说，你可能会将HDL代 阅读全文
摘要：
一般来说，在进行HDL代码编写时，不需要直接或间接地进行原语调用，因为随着FPGA设计规模越来越庞大，人脑应该集中于抽象层次较高的工作中去，而将这些具体实现细节交给编译器来完成。不过有些时候，原语或者库中底层模块的调用还是十分必要的。 相关文档如下： ug471_7Series_SelectIO.p 阅读全文
摘要：
节选自《FPGA之道》 keep_hierarchy是一个综合和实现方面的约束。Xilinx的综合工具XST更倾向于平化HDL代码的层级结构，即将一级级的模块调用机制转换为一个没有子模块的超大模块，这样做的好处是能够进行更好地设计优化工作，因为平化操作去除了原有实体或模块之间的边界限制。不过有些时候 阅读全文
摘要：
Libero SoC是一款集成了多种功能的FPGA开发软件，可以用来设计、仿真、综合、布局、布线、下载和调试FPGA项目。 1、新建工程 首先，我们需要新建一个工程，点击File->New Project，然后给工程取一个名字，选择工程的存放路径，点击Next。 接下来，我们需要选择FPGA的fam 阅读全文