摘要: 首先激活modelsim然后打开modelsim 新建project 选择要使用的语言,这里使用systemverilog 对于初学者,可以只使用一个文件编写主要模块和testbench(tb文件),所以这里直接关闭窗口 双击打开 填入测试代码 package definitions; parame 阅读全文
posted @ 2022-09-17 21:52 Radiumlrb 阅读(986) 评论(0) 推荐(0) 编辑